參數(shù)資料
型號(hào): 92HD81B1C5NLGXUAX8
廠(chǎng)商: INTEGRATED DEVICE TECHNOLOGY INC
元件分類(lèi): 編解碼器
英文描述: PCM CODEC, QCC48
封裝: ROHS COMPLIANT, QFN-48
文件頁(yè)數(shù): 220/289頁(yè)
文件大?。?/td> 3502K
代理商: 92HD81B1C5NLGXUAX8
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)當(dāng)前第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)第283頁(yè)第284頁(yè)第285頁(yè)第286頁(yè)第287頁(yè)第288頁(yè)第289頁(yè)
IDT CONFIDENTIAL
36
V 0.987 11/09
2009 INTEGRATED DEVICE TECHNOLOGY, INC.
92HD81
SINGLE CHIP PC AUDIO SYSTEM, CODEC+SPEAKER AMPLIFIER+CAPLESS HP+LDO
2.22. Aux Audio Support
See Orderable Part Numbers for which codecs offer this feature.
The codec supports an auxiliary audio mode where analog audio is supported by default after power
is supplied with the HD Audio bus disabled. In this mode, an analog input is routed to one of several
output ports depending on jack presence detection.
2.22.1. General conditions in Aux Audio Mode:
HD Audio Link is off (RST# is 0, active, and BitClk is 0, inactive. CODEC does not need to mon-
itor BitClk to enter/exit this mode but must not depend on BitClk to operate.)
HD Audio CODEC analog and digital supplies are active.
Port A may be an optional headphone jack (Normal and Aux Audio Mode) or an internal micro-
phone port (Normal Mode only / 92HD81 only)
Port B connects to the system headphone jack.
Port D connects to the internal speakers.
Port E is AUX Audio out
Port F is AUX Audio In
The internal digital microphone clock is controlled by a source external to the CODEC and the
CODEC will use the DMIC_CLK pin as a clock input. The DMIC0 input is used to process 1 or 2
digital microphone inputs. The expected clock is 3.072MHz.
EAPD is used to control the power state of the mixer, BTL amplifier, and headphone amplifiers.
The amplifiers are off if EAPD is held low.
Internal circuitry will delay enabling (change power state, un-mute, etc.) the output amplifiers a
sufficient amount of time after the application of power or EAPD=1 to prevent pops.
Internal circuitry will orchestrate power down (EAPD = 0) to prevent pops.
EAPD must be forced low before removing power.
ECR15b considerations: Clock Stop OK or similar communication will be used to prevent prob-
lems when an OS driver attempts to put the HD Audio bus controller into D3 to save power. The
bus must not be placed into reset with the clock stopped or unless EAPD is forced low or D3cold
has been set. The Enable bit in the Aux Audio vendor specific verb is provided so firmware or
other software can disable Aux Audio support and allow stopping the HD Audio bus when an OS
is in an active state. The default value of this bit is determined by a bond option and may be
determined by reading the device ID. This bit only returns to its default value when a power on
reset event is generated.
2.22.2. “Playback Path” Port Behavior
Port F (Aux Audio In) input is routed to Port D (“internal speakers”), Ports A&B (system headphone
ports), and Port E (Aux Audio Out) through the analog mixer.
相關(guān)PDF資料
PDF描述
92HD81B1C5NLGXUAX PCM CODEC, QCC48
92HD81B1C5NLGXYDX8 PCM CODEC, QCC48
92HD81B1C5NLGXYDX PCM CODEC, QCC48
92HD81B1X5NLGXTAX8 PCM CODEC, QCC48
92HD81B1X5NLGXTAX PCM CODEC, QCC48
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
92HD81B1C5NLGXWAX 制造商:Integrated Device Technology Inc 功能描述:AUD CODEC 2ADC / 2DAC 24BIT 48PIN VFQFPN - Bulk
92HD81B1C5NLGXWAX8 制造商:Integrated Device Technology Inc 功能描述:AUD CODEC 2ADC / 2DAC 24BIT 48PIN VFQFPN - Tape and Reel
92HD81B1C5NLGXYBX 制造商:Integrated Device Technology Inc 功能描述:92HD81B1C5NLGXYBX - Bulk
92HD81B1C5NLGXYBX8 制造商:Integrated Device Technology Inc 功能描述:92HD81B1C5NLGXYBX8 - Tape and Reel
92HD81B1C5NLGXYCX 制造商:Integrated Device Technology Inc 功能描述:AUD CODEC 2ADC / 2DAC 24BIT 48PIN VFQFPN - Bulk