- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄24629 > 92HD75B2X3NLGXYYX8 (INTEGRATED DEVICE TECHNOLOGY INC) PCM CODEC, QCC32 PDF資料下載
參數(shù)資料
| 型號： | 92HD75B2X3NLGXYYX8 |
| 廠商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分類： | 編解碼器 |
| 英文描述： | PCM CODEC, QCC32 |
| 封裝： | ROHS COMPLIANT, MO-220, QFN-32 |
| 文件頁數(shù)： | 172/214頁 |
| 文件大?。?/td> | 2993K |
| 代理商： | 92HD75B2X3NLGXYYX8 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁當(dāng)前第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁
60
92HD75B
V 1.0 01-09
4-CHANNEL HD AUDIO CODECS OPTIMIZED FOR LOW POWER
92HD75B
4-CHANNEL HD AUDIO CODECS OPTIMIZED FOR LOW POWER
PC AUDIO
8.2.22.1. AFG DMic
Bit
Bitfield Name
RW
Reset
Description
[31.:6]
Rsvd
R
0000000
Reserved.
[5]
Mono1
RW
0
DMic1 mono select: 0 = stereo
operation, 1 = mono operation(left
channel duplicated to the right
channel).
[4]
Mono0
RW
0
DMic0 mono select: 0 = stereo
operation, 1 = mono operation(left
channel duplicated to the right channel)
[3.:2]
PhAdj
RW
0
Selects what phase of the DMic clock
the data should be latched: 0h = left
data rising edge/right data falling edge;
1h = left data center of high/right data
center of low; 2h = left data falling
edge/right data rising edge; 3h = left
data center of low/right data center of
high
[1.:0]
Rate
RW
2
Selects the DMic clock rate: 0h =
4.704MHz; 1h = 3.528MHz; 2h =
2.352MHz; 3h = 1.176MHz.
8.2.23. AFG Misc.
Verb ID
Payload
Response
Get
F7F
00
See bitfield table.
8.2.23.1. AFG Misc.
Bit
Bitfield Name
RW
Reset
Description
[31.:11]
Rsvd2
R
0000000
Reserved.
[10]
DMic1Mono
RW
0
Enable Mono Mode for DMIC1
0=disable, 1=enable mono mode
[9]
DMic0Mono
RW
0
Enable Mono Mode for DMIC0
0=disable, 1=enable mono mode
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 92HD75B2X3NLGXYYX | PCM CODEC, QCC32 |
| 92HD75B2X5NLGXYYX8 | PCM CODEC, QCC32 |
| 92HD75B2X5NLGXYYX | PCM CODEC, QCC32 |
| 92HD75B3X3NLGXYYX8 | PCM CODEC, QCC48 |
| 92HD75B3X3NLGXYYX | PCM CODEC, QCC48 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 92HD75B2X3NLGXZAX | 制造商:Integrated Device Technology Inc 功能描述:AUD CODEC 2ADC / 2DAC 24BIT 32PIN VFQFPN - Bulk |
| 92HD75B2X3NLGXZAX8 | 制造商:Integrated Device Technology Inc 功能描述:AUD CODEC 2ADC / 2DAC 24BIT 32PIN VFQFPN - Tape and Reel |
| 92HD75B2X5NLGXYAX | 制造商:Integrated Device Technology Inc 功能描述:92HD75B2X5NLGXYAX - Bulk |
| 92HD75B2X5NLGXYAX8 | 制造商:Integrated Device Technology Inc 功能描述:AUD CODEC 2ADC / 2DAC 24BIT 32PIN VFQFPN - Tape and Reel |
| 92HD75B2X5NLGXZAX | 制造商:Integrated Device Technology Inc 功能描述:AUD CODEC 2ADC / 2DAC 24BIT 32PIN VFQFPN - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。