- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8208 > 74VHC373M (Fairchild Semiconductor)IC LATCH OCTAL D-TYPE 20-SOIC PDF資料下載
參數(shù)資料
| 型號： | 74VHC373M |
| 廠商： | Fairchild Semiconductor |
| 文件頁數(shù)： | 2/9頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC LATCH OCTAL D-TYPE 20-SOIC |
| 標(biāo)準(zhǔn)包裝： | 36 |
| 系列： | 74VHC |
| 邏輯類型： | D 型透明鎖存器 |
| 電路： | 8:8 |
| 輸出類型： | 三態(tài) |
| 電源電壓： | 2 V ~ 5.5 V |
| 獨立電路： | 1 |
| 延遲時間 - 傳輸： | 5ns |
| 輸出電流高，低： | 8mA，8mA |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 20-SOIC（0.295"，7.50mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 20-SOIC |
| 包裝： | 管件 |
| 產(chǎn)品目錄頁面： | 1213 (CN2011-ZH PDF) |
74VHC373
Octal
D-T
ype
Latc
h
with
3-ST
A
TE
Outputs
1993 Fairchild Semiconductor Corporation
www.fairchildsemi.com
74VHC373 Rev. 1.3
2
Logic Symbol
IEEE/IEC
Truth Table
H
= HIGH Voltage Level
L
= LOW Voltage Level
Z
= High Impedance
X
= Immaterial
O0 = Previous O0 before HIGH-to-LOW transition of
Latch Enable
Functional Description
The
VHC373
contains
eight
D-type
latches
with
3-STATE standard outputs. When the Latch Enable (LE)
input is HIGH, data on the Dn inputs enters the latches.
In this condition the latches are transparent, i.e., a latch
output will change state each time its D input changes.
When LE is LOW, the latches store the information that
was present on the D inputs a setup time preceding the
HIGH-to-LOW transition of LE. The 3-STATE standard
outputs are controlled by the Output Enable (OE) input.
When OE is LOW, the standard outputs are in the
2-state mode. When OE is HIGH, the standard outputs
are in the high impedance mode but this does not inter-
fere with entering new data into the latches.
Logic Diagram
Please note that this diagram is provided only for the understanding of logic operations and should not be used to
estimate propagation delays.
Figure 1.
Inputs
Outputs
LE
OE
Dn
On
XHX
Z
HL
L
HLH
H
LL
X
O0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 1546212-8 | TERM BLOCK HEADER 8POS VERT 5MM |
| 1546210-8 | TERM BLOCK HEADER 8POS R/A 5MM |
| 1776165-3 | TERM BLOCK HEADER 3POS VERT SHRD |
| 1776164-3 | TERM BLOCK HEADER 3POS VERT SHRD |
| 796700-6 | TERM BLOCK HEADER 6POS R/A 5MM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 74VHC373M_07 | 制造商:FAIRCHILD 制造商全稱:Fairchild Semiconductor 功能描述:Octal D-Type Latch with 3-STATE Outputs |
| 74VHC373M_Q | 功能描述:閉鎖 Octal D-Type Latch RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel |
| 74VHC373MTC | 功能描述:閉鎖 Octal D-Type Latch RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel |
| 74VHC373MTC_07 | 制造商:FAIRCHILD 制造商全稱:Fairchild Semiconductor 功能描述:Octal D-Type Latch with 3-STATE Outputs |
| 74VHC373MTC_Q | 功能描述:閉鎖 Octal D-Type Latch RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。