參數(shù)資料
型號： 74LVC841A
廠商： NXP Semiconductors N.V.
英文描述： 10-bit transparent latch with 5-volt tolerant inputs/outputs (3-State)(5V輸入/輸出容限的10位透明鎖存器（三態(tài)）)
中文描述： 10位透明鎖存5伏容限輸入/輸出（3態(tài)）（5V的輸入/輸出容限的10位透明鎖存器（三態(tài)））
文件頁數(shù)： 6/10頁
文件大小： 101K
代理商： 74LVC841A
Philips Semiconductors
Product specification
74LVC841A
10-bit transparent latch with 5-volt tolerant
inputs/outputs (3-State)
1998 Jun 17
6
AC WAVEFORMS
V
M
= 1.5 V at V
CC
≥
2.7 V
V
M
= 0.5 V
×
V
CC
at V
CC
<
2.7 V
V
M
= 1.5 V at V
CC
=
3.0 V
V
OL
and V
OH
are the typical output voltage drop that occur with the
output load.
V
X
= V
OL
+
0.3 V at V
CC
≥
2.7 V
V
X
= V
OL
+
0.1
×
V
CC
at V
CC
<
2.7 V
V
Y
= V
OH
– 0.3 V at V
CC
≥
2.7 V
V
Y
= V
OH
– 0.1
×
V
CC
at V
CC
<
2.7 V
SV01727
D
n
Input
Q
n
Output
t
PLH
t
PHL
V
M
V
M
V
I
GND
V
OL
V
OH
Figure 1. Input (D
n
) to output (Q
n
) propagation delays.
SV01729
VM
LE INPUT
VI
GND
VOL
VOH
Qn OUTPUT
VM
tPLH
tPHL
tW
Figure 2. Latch enable input (LE) pulse width, the latch enable
input to output (Q
n
) propagation delays.
SV01728
outputs
disabled
outputs
enabled
outputs
enabled
t
PHZ
t
PZH
t
PZL
t
PLZ
V
X
V
Y
V
M
V
M
V
M
OE INPUT
Q
OUTPUT
LOW-to-OFF
OFF-to-LOW
Q
OUTPUT
HIGH-to-OFF
OFF-to-HIGH
V
OL
GND
GND
V
OH
V
CC
V
I
Figure 3. 3-State enable and disable times.
SV01730
VM
Dn INPUT
LE INPUT
GND
VI
VI
GND
VM
tsu
tsu
th
th
Figure 4. Data set-up and hold times for the
D
n
input to LE input.
Note to Figure 4:
The shaded areas indicate when the input is
permitted to change for predictable output performance
TEST CIRCUIT
PULSE
GENERATOR
V
I
R
T
D.U.T.
V
O
C
L
50pF
S
1
2 x V
CC
Open
GND
500
500
V
CC
V
I
2.7V
V
CC
2.7V
2.7V – 3.6V
Test
S
1
GND
t
PLZ
/t
PZL
t
PHZ
/t
PZH
2 x V
CC
t
PLH
/t
PHL
Open
SY00003
V
CC
Figure 5. Load circuitry for switching times.
相關(guān)PDF資料
PDF描述
74LVC86A Quad 2-input exclusive OR gate
74LVC86AN Quad 2-input exclusive OR gate
74LVC86 Quad 2-input EXCLUSIVE-OR gate
74LVC86APWDH Octal Edge-Triggered D-Type Flip-Flops With 3-State Outputs 20-TSSOP -40 to 85
74LVC86D Quad 2-input EXCLUSIVE-OR gate
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
74LVC841ABQ 制造商:NXP Semiconductors 功能描述:IC 10 BIT LATCH TRI-ST DHVQ
74LVC841ABQ,115 功能描述:閉鎖 10BIT BUS INTERFC LATCH, 3ST RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel
74LVC841ABQ,118 功能描述:閉鎖 Latch Transpar 3-ST 10-CH D-Type 24-Pin RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel
74LVC841ABQ-G 功能描述:閉鎖 10BIT BUS INTERFC LATCH 3ST RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel
74LVC841AD 功能描述:閉鎖 10BIT BUS INTERFC LATCH 3ST RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*