參數(shù)資料
型號： 74LV373
廠商： NXP Semiconductors N.V.
英文描述： Octal D-type transparent latch 3-State
中文描述： 八路D型透明鎖存器三態(tài)
文件頁數(shù)： 7/12頁
文件大小： 123K
代理商： 74LV373
Philips Semiconductors
Product specification
74LV373
Octal D-type transparent latch (3-State)
1998 Jun 10
7
AC WAVEFORMS
V
M
= 1.5V at V
CC
V
M
= 0.5V * V
CC
at V
CC
V
and V
OH
are the typical output voltage drop that occur with the
output load.
V
X
= V
OL
+
0.3V at V
CC
2.7V and
V
X
= V
OL
+ 0.1V
CC
at V
CC
<
2.7V and
V
Y
= V
OH
– 0.3V at V
CC
2.7V and
V
Y
= V
OH
– 0.1V
CC
at V
CC
<
2.7V and
2.7V and
3.6V
2.7V and
4.5V
3.6V
4.5V
3.6V
4.5V
SV00662
V
M
D
n
INPUT
GND
V
OH
V
OL
V
I
Q
n
OUTPUT
V
M
t
PLH
t
PHL
Figure 1. Data input (D
n
) to output (Q
n
) propagation delays and
the output transition times.
SV00663
V
M
LE INPUT
V
OL
GND
V
OH
V
I
Q
n
OUTPUT
V
M
t
PLH
t
PHL
t
W
Figure 2. Latch enable input (LE) pulse width, the latch enable
input to output (Q
n
) propagation delays
and the output transition times.
SV00664
outputs
disabled
outputs
enabled
outputs
enabled
t
PHZ
t
PZH
t
PZL
t
PLZ
V
X
V
Y
V
M
V
M
V
M
OE INPUT
V
I
V
CC
V
OL
V
OH
GND
GND
Q
OUTPUT
LOW-to-OFF
OFF-to-LOW
Q
OUTPUT
HIGH-to-OFF
OFF-to-HIGH
Figure 3. 3-State enable and disable times.
SV00665
ééééééééééééé
ééééééééééééé
ééééééééééééé
V
M
D
n
INPUT
LE INPUT
GND
GND
V
I
V
I
V
M
t
su
t
su
NOTE:
The shaded areas indicate when the input is permitted
to change for predictable output performance.
Figure 4. Data set-up and hold times
for the D
n
input to the LE input.
TEST CIRCUIT
SWITCH POSITION
PULSE
GENERATOR
R
T
V
I
D.U.T.
V
O
C
L
R
L
= 1k
V
CC
Test Circuit for Outputs
DEFINITIONS
R
L
= Load resistor
C
L
= Load capacitance includes jig and probe capacitiance.
V
CC
V
I
< 2.7V
V
CC
TEST
t
PLH/
t
PHL
R
T
= Termination resistance should be equal to Z
OUT
of pulse generators.
2.7V
2.7–3.6V
4.5V
V
CC
50 pF
SV00896
S
1
t
PLZ/
t
PZL
t
PHZ/
t
PZH
Open
2 * V
CC
GND
R
L
= 1k
Open
GND
2 * V
CC
Figure 5. Load circuitry for switching times
相關PDF資料
PDF描述
74LV373PWDH Octal D-type transparent latch 3-State
74LV373 OCTAL D-TYPE TRANSPARENT LATCH(3-State)
74LV374 Octal D-type flip-flop;positive edge-trigger (3-State)(上升沿觸發(fā),八D觸發(fā)器)
74LV377 Octal D-type flip-flop with data enable;positive edge-trigger(上升沿觸發(fā),帶數(shù)據(jù)使能的八D觸發(fā)器)
74LV377PWDH Octal D-type flip-flop with data enable; positive edge-trigger
相關代理商/技術參數(shù)
參數(shù)描述
74LV373ATELL-E 制造商:Renesas Electronics 功能描述:Cut Tape 制造商:Renesas 功能描述:Latch Transparent 3-ST 8-CH D-Type 20-Pin TSSOP T/R
74LV373D 功能描述:閉鎖 3.3V D-TYPE TRANS LATCH 3-S RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel
74LV373D,112 功能描述:閉鎖 3.3V D-TYPE TRANS RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel
74LV373D,118 功能描述:閉鎖 3.3V D-TYPE TRANS RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel
74LV373D118 制造商:Rochester Electronics LLC 功能描述: 制造商:NXP 功能描述: 制造商:NXP Semiconductors 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*