參數(shù)資料
型號(hào)： 74LV259PWDH
廠(chǎng)商： NXP SEMICONDUCTORS
元件分類(lèi)： 通用總線(xiàn)功能
英文描述： 8-bit addressable latch
中文描述： LV/LV-A/LVX/H SERIES, LOW LEVEL TRIGGERED D LATCH, TRUE OUTPUT, PDSO16
文件頁(yè)數(shù)： 6/14頁(yè)
文件大?。?/td> 126K
代理商： 74LV259PWDH
Philips Semiconductors
Product specification
74LV259
8-bit addressable latch
1998 May 20
6
DC ELECTRICAL CHARACTERISTICS (Continued)
Over recommended operating conditions. Voltages are referenced to GND (ground = 0 V).
LIMITS
SYMBOL
PARAMETER
TEST CONDITIONS
-40
°
C to +85
°
C
TYP
1
-40
°
C to +125
°
C
MIN
UNIT
MIN
MAX
MAX
I
I
Input leakage
current
Quiescent supply
current; MSI
Additional quiescent
supply current per
input
V
CC
= 3.6 V; V
I
= V
CC
or GND
1.0
1.0
μ
A
I
CC
V
CC
= 3.6 V; V
I
= V
CC
or GND; I
O
= 0
20.0
160
μ
A
I
CC
V
CC
= 2.7 V to 3.6 V; V
I
= V
CC
– 0.6 V
500
850
μ
A
NOTE:
1. All typical values are measured at T
amb
= 25
°
C.
AC CHARACTERISTICS
GND = 0V; t
r
= t
f
≤
2.5ns; C
L
= 50pF; R
L
= 1K
CONDITION
LIMITS
SYMBOL
PARAMETER
WAVEFORM
–40 to +85
°
C
TYP
1
–40 to +125
°
C
MIN
UNIT
V
CC
(V)
1.2
MIN
MAX
MAX
105
t
PHL/
PLH
t
Propagation delay
D to Q
n
Figure 2
2.0
36
49
61
ns
y
2.7
26
20
2
36
45
3.0 to 3.6
29
36
1.2
105
t
PHL/
PLH
t
Propagation delay
A
n
to Q
n
Figure 3
2.0
36
49
61
ns
y
2.7
26
20
2
36
45
3.0 to 3.6
29
36
1.2
100
t
PHL/
PLH
t
Propagation delay
LE to Q
n
Figure 1
2.0
34
48
60
ns
y
2.7
25
19
2
35
44
3.0 to 3.6
28
35
1.2
90
t
PHL
Propagation delay
MR to Q
n
Figure 4
2.0
31
43
53
ns
y
2.7
23
17
2
31
39
3.0 to 3.6
25
31
LE pul
HIGH or LOW
idth
2.0
34
10
41
t
w
Figure 1
2.7
25
8
6
2
30
ns
3.0 to 3.6
20
24
MR pul
LOW
idth
2.0
34
10
41
t
w
Figure 4
2.7
25
8
6
2
30
ns
3.0 to 3.6
20
24
1.2
35
t
su
Set-up time
D
,
A
n
to LE
Figure 5 and 6
2.0
24
12
29
ns
2.7
18
9
7
2
21
3.0 to 3.6
14
17
1.2
–30
t
h
Hold time
D to LE
Figure 5
2.0
5
–10
5
ns
2.7
5
–8
–6
2
5
3.0 to 3.6
5
5
相關(guān)PDF資料
PDF描述
74LV273 Octal D-type flip-flop with reset; positive-edge trigger
74LV273PWDH Octal D-type flip-flop with reset; positive-edge trigger
74LV27DB Triple 3-input NOR gate
74LV27 Triple 3-input NOR gate
74LV27PW Triple 3-input NOR gate
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
74LV259PW-T 功能描述:閉鎖 3.3V 8-BIT ADDRSSBLE LATCH RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類(lèi)型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線(xiàn)路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時(shí)間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel
74LV27 制造商:PHILIPS 制造商全稱(chēng):NXP Semiconductors 功能描述:Triple 3-input NOR gate
74LV273 制造商:PHILIPS 制造商全稱(chēng):NXP Semiconductors 功能描述:Octal D-type flip-flop with reset; positive-edge trigger
74LV273AFPEL-E 制造商:Renesas 功能描述:Flip Flop D-Type Bus Interface Pos-Edge 1-Element 20-Pin SOP T/R
74LV273ATELL-E 制造商:Renesas 功能描述:Flip Flop D-Type Bus Interface Pos-Edge 1-Element 20-Pin TSSOP T/R
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠(chǎng)商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*