- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360456 > 74HC112 (NXP Semiconductors N.V.) Dual JK flip-flop with set and reset; negative-edge trigger PDF資料下載
參數(shù)資料
| 型號(hào)： | 74HC112 |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | Dual JK flip-flop with set and reset; negative-edge trigger |
| 中文描述： | 雙JK觸發(fā)器設(shè)置和復(fù)位觸發(fā)器，負(fù)邊沿觸發(fā) |
| 文件頁(yè)數(shù)： | 6/15頁(yè) |
| 文件大小： | 106K |
| 代理商： | 74HC112 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)當(dāng)前第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)
1998 Jun 10
6
Philips Semiconductors
Product specification
Dual JK flip-flop with set and reset;
negative-edge trigger
74HC/HCT112
AC CHARACTERISTICS FOR 74HC
GND = 0 V; t
r
= t
f
= 6 ns; C
L
= 50 pF
SYMBOL
PARAMETER
T
amb
(
°
C)
TEST CONDITIONS
74HC
UNIT
V
CC
(V)
WAVEFORMS
+
25
40 to
+
85
40 to
+
125
min.
typ.
55
20
16
55
20
16
58
21
17
50
18
14
19
7
6
22
8
6
22
8
6
22
8
6
19
7
6
19
7
6
11
4
3
20
60
71
max.
175
35
30
175
35
30
180
36
31
155
31
26
75
15
13
min.
max.
220
44
37
220
44
37
225
45
38
295
39
33
95
19
16
min.
max.
265
53
45
265
53
45
270
54
46
235
47
40
110
22
19
t
PHL
/ t
PLH
propagation delay
nCP to nQ
ns
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
Fig.6
t
PHL
/ t
PLH
propagation delay
nCP to nQ
ns
Fig.6
t
PHL
/ t
PLH
propagation delay
nR
D
to nQ, nQ
ns
Fig.7
t
PHL
/ t
PLH
propagation delay
nS
D
to nQ, nQ
ns
Fig.7
t
THL
/ t
TLH
output transition time
ns
Fig.6
t
W
clock pulse width
HIGH or LOW
80
16
14
80
16
14
80
16
14
80
16
14
80
16
14
0
0
0
6
30
35
100
20
17
100
20
17
125
25
21
100
20
17
100
20
17
0
0
0
4.8
24
28
120
24
20
120
24
20
150
30
26
120
24
20
120
24
20
0
0
0
4.0
20
24
ns
Fig.6
t
W
set or reset pulse width
LOW
ns
Fig.7
t
rem
removal time
nR
D
to nCP
ns
Fig.7
t
rem
removal time
nS
D
to nCP
ns
Fig.7
t
su
set-up time
nJ, nK to nCP
ns
Fig.6
t
h
hold time
nJ, nK to nCP
ns
Fig.6
f
max
maximum clock pulse
frequency
MHz
Fig.6
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 74HCT112 | 8-Line To 3-Line Priority Encoders 16-SO -40 to 85 |
| 74HC11 | Triple 3-input AND gate |
| 74HCT11 | 8-Line To 3-Line Priority Encoders 16-SO -40 to 85 |
| 74HC123 | Dual retriggerable monostable multivibrator with reset |
| 74HCT123 | 8-Line To 1-Line Data Selectors/Multiplexers 16-SOIC -40 to 85 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 74HC112D | 功能描述:觸發(fā)器 DUAL J-K NEG EDGE RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時(shí)間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
| 74HC112D,652 | 功能描述:觸發(fā)器 DUAL J-K NEG EDGE RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時(shí)間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
| 74HC112D,653 | 功能描述:觸發(fā)器 DUAL J-K NEG EDGE RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時(shí)間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
| 74HC112D653 | 制造商:NXP 功能描述: 制造商:NXP Semiconductors 功能描述: |
| 74HC112DB | 功能描述:觸發(fā)器 DUAL J-K NEG EDGE RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時(shí)間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。