參數(shù)資料
型號(hào)： 74ALVCH16500
廠商： NXP Semiconductors N.V.
英文描述： Quadruple Positive-NAND Gates With Schmitt-Trigger Inputs 14-SOIC -40 to 85
中文描述： 18位通用總線收發(fā)器，三態(tài)
文件頁(yè)數(shù)： 10/14頁(yè)
文件大小： 88K
代理商： 74ALVCH16500
Philips Semiconductors
Product specification
74ALVCH16500
18-bit universal bus transceiver (3-State)
1998 Sep 24
10
AC WAVEFORMS
V
CC
= 2.3 TO 2.7 V RANGE
1. V
M
= 0.5 V
2. V
X
= V
OL
+ 0.15V
3. V
Y
= V
OH
– 0.15V
4. V
I
= V
5. V
OL
and V
OH
are the typical output voltage drop that occur with
the output load.
V
= 3.0 TO 3.6 V RANGE AND V
CC
= 2.7 V
1. V
M
= 1.5 V
2. V
X
= V
OL
+ 0.3V
3. V
Y
= V
OH
– 0.3V
4. V
I
= 2.7 V
5. V
OL
and V
OH
are the typical output voltage drop that occur with
the output load.
SW00083
An, Bn
INPUT
V
M
t
PHL
t
PLH
V
OL
V
I
V
M
GND
V
OH
Bn, An
OUTPUT
Waveform 1. Input (An, Bn) to output (Bn, An) propagation
times
SW00084
CP
INPUT
V
M
t
PHL
t
PLH
V
OL
V
I
V
M
GND
V
OH
An, Bn
OUTPUT
t
W
LE
INPUT
Waveform 2. Latch enable input (LE
AB
, LE
BA
) and clock pulse
input (CP
AB
, CP
BA
) to output (An, Bn) propagation delays and
latch enable pulse width
t
PLZ
t
PZL
OE
INPUT
V
CC
OUTPUT
LOW-to-OFF
OFF-to-LOW
V
OL
V
OH
OUTPUT
HIGH-to-OFF
OFF-to-HIGH
GND
outputs
enabled
outputs
enabled
outputs
disabled
t
PHZ
V
M
V
M
V
M
t
PZH
V
X
V
Y
SW00085
OE
INPUT
V
M
Waveform 3. 3-State enable and disable times
ééééééééé
ééééééééé
ééééééééé
V
M
An, Bn
INPUT
V
M
t
SU
NOTE: The unshaded areas indicate when the input is permitted to change for
predictable output performance.
SW00093
t
h
V
I
GND
V
I
GND
CP
, LE
XX
INPUT
t
h
Waveform 4. Data set-up and hold times for the An and Bn
inputs to the LE
AB
, LE
BA
, CP
AB
and CP
BA
inputs
相關(guān)PDF資料
PDF描述
74ALVCH6500 18-bit universal bus transceiver(18位通用總線收發(fā)器（三態(tài)）)
74ALVCH16501 Quadruple Positive-NAND Gates With Schmitt-Trigger Inputs 14-SOIC -40 to 85
74ALVCH6501 18-bit universal bus transceiver(18位通用總線收發(fā)器（三態(tài)）)
74ALVCH16540 Quadruple Positive-NAND Gates With Schmitt-Trigger Inputs 14-PDIP -40 to 85
74ALVCH16540DGG Quadruple Positive-NAND Gates With Schmitt-Trigger Inputs 14-PDIP -40 to 85
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
74ALVCH16500DG 功能描述:總線收發(fā)器 18-BIT UNIV BUS TRANXCVR 3ST RoHS:否 制造商:Fairchild Semiconductor 邏輯類型:CMOS 邏輯系列:74VCX 每芯片的通道數(shù)量:16 輸入電平:CMOS 輸出電平:CMOS 輸出類型:3-State 高電平輸出電流:- 24 mA 低電平輸出電流:24 mA 傳播延遲時(shí)間:6.2 ns 電源電壓-最大:2.7 V, 3.6 V 電源電壓-最小:1.65 V, 2.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-48 封裝:Reel
74ALVCH16500DGG 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:18-bit universal bus transceiver 3-State
74ALVCH16500DGG,11 功能描述:總線收發(fā)器 18-BIT UNIV BUS RoHS:否 制造商:Fairchild Semiconductor 邏輯類型:CMOS 邏輯系列:74VCX 每芯片的通道數(shù)量:16 輸入電平:CMOS 輸出電平:CMOS 輸出類型:3-State 高電平輸出電流:- 24 mA 低電平輸出電流:24 mA 傳播延遲時(shí)間:6.2 ns 電源電壓-最大:2.7 V, 3.6 V 電源電壓-最小:1.65 V, 2.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-48 封裝:Reel
74ALVCH16500DGG,112 制造商:NXP Semiconductors 功能描述:
74ALVCH16500DGG,118 制造商:NXP Semiconductors 功能描述:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*