- 您現(xiàn)在的位置：買賣IC網 > PDF目錄360273 > 5962F9566102VRC 2-Wire, Serial, 8-Bit DACs with Rail-to-Rail Outputs PDF資料下載
參數(shù)資料
| 型號： | 5962F9566102VRC |
| 英文描述： | 2-Wire, Serial, 8-Bit DACs with Rail-to-Rail Outputs |
| 中文描述： | 8位D型鎖存器 |
| 文件頁數(shù)： | 16/41頁 |
| 文件大?。?/td> | 290K |
| 代理商： | 5962F9566102VRC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁當前第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁
SIZE
A
5962-94663
STANDARD
MICROCIRCUIT DRAWING
DEFENSE SUPPLY CENTER COLUMBUS
COLUMBUS, OHIO 43216-5000
REVISION LEVEL
D
SHEET
16
DSCC FORM 2234
APR 97
TABLE IB. SEP test limits. 1/ 2/ 3/
V
DD
= 4.5 V
Device
type
T
A
=
Temperature
±
10
°
C
4/
Effective LET
no upsets
[MeV/(mg/cm
2
)]
Maximum device
cross section
LET = 120
(
μ
m
2
)
Bias for
latch-up test
V
DD
= 5.5 V
no latch-up
LET = 4/
04, 05
10, 11
+25
°
C
5/
5/
5/
1/
2/
3/
Devices that contain cross-coupled resistance must be tested at the maximum rated T
A
.
For SEP test conditions, see 4.4.4.5 herein.
Technology characterization and model verification supplemented by in-line data may be used in lieu of
end-of-line testing. Test plan must be approved by TRB and qualifying activity.
Worst case temperature T
A
= +125
°
C.
Values will be added when they become available. These devices have not yet been tested for SEP.
4/
5/
相關PDF資料 |
PDF描述 |
|---|---|
| 5962F9566102VXC | 2-Wire, Serial, 8-Bit DACs with Rail-to-Rail Outputs |
| 5962F9566201VRC | Octal D-Type Flip-Flop |
| 5962F9566201VXC | 2-Wire, Serial, 8-Bit DACs with Rail-to-Rail Outputs |
| 5962F9566202VRC | 8-Bit, 40MHz, Current/Voltage-Output DACs |
| 5962F9566202VXC | Octal D-Type Flip-Flop |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| 5962F9568901QXC | 制造商:Intersil Corporation 功能描述: |
| 5962F9568901VXC | 制造商:Intersil Corporation 功能描述: |
| 5962F9568902QXC | 制造商:Intersil Corporation 功能描述: |
| 5962F9568902VXC | 制造商:Intersil Corporation 功能描述: |
| 5962F9666301QXC | 制造商:Intersil Corporation 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。