- 您現(xiàn)在的位置：買賣IC網 > PDF目錄34465 > 550CE20M0000BGR (SILICON LABORATORIES) VCXO, CLOCK, 20 MHz, CMOS OUTPUT PDF資料下載
參數資料
| 型號： | 550CE20M0000BGR |
| 廠商： | SILICON LABORATORIES |
| 元件分類： | VCXO, clock |
| 英文描述： | VCXO, CLOCK, 20 MHz, CMOS OUTPUT |
| 封裝： | ROHS COMPLIANT, SMD, 6 PIN |
| 文件頁數： | 44/44頁 |
| 文件大小： | 556K |
| 代理商： | 550CE20M0000BGR |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當前第44頁
Si550
Rev. 0.5
9
5. 6-Pin PCB Land Pattern
Figure 3 illustrates the 6-pin PCB land pattern for the Si550. Table 12 lists the values for the dimensions shown in
the illustration.
Figure 3. Si550 PCB Land Pattern
Table 12. PCB Land Pattern Dimensions (mm)
Dimension
Min
Max
D2
5.08 REF
e
2.54 BSC
E2
4.15 REF
GD
0.84
—
GE
2.00
—
VD
8.20 REF
VE
7.30 REF
X1.70 TYP
Y2.15 REF
ZD
—
6.78
ZE
—
6.30
Notes:
1. Dimensioning and tolerancing per the ANSI Y14.5M-1994 specification.
2. Land pattern design based on IPC-7351 guidelines.
3. All dimensions shown are at maximum material condition (MMC).
4. Controlling dimension is in millimeters (mm).
相關PDF資料 |
PDF描述 |
|---|---|
| 550AB27M0000BGR | VCXO, CLOCK, 27 MHz, LVPECL OUTPUT |
| 550AC000132DG | VCXO, CLOCK, 672.162712 MHz, LVPECL OUTPUT |
| 550AD120M000BG | VCXO, CLOCK, 120 MHz, LVPECL OUTPUT |
| 550AE155M520BGR | VCXO, CLOCK, 155.52 MHz, LVPECL OUTPUT |
| 550AE307M200BGR | VCXO, CLOCK, 307.2 MHz, LVPECL OUTPUT |
相關代理商/技術參數 |
參數描述 |
|---|---|
| 550CE24M5760DG | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 24.576MHZ VCXO CMOS 6SMD - Trays |
| 550CE25M0000DG | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 25MHZ VCXO CMOS 6SMD - Trays |
| 550CE25M0000DGR | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 25MHZ VCXO CMOS 6SMD - Tape and Reel |
| 550CE32M0000DG | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 32MHZ VCXO CMOS 6SMD - Trays |
| 550CE32M7680DG | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 32.768MHZ VCXO CMOS 6SMD - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復。