- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄34465 > 550CD148M352BGR (SILICON LABORATORIES) VCXO, CLOCK, 148.352 MHz, CMOS OUTPUT PDF資料下載
參數(shù)資料
| 型號： | 550CD148M352BGR |
| 廠商： | SILICON LABORATORIES |
| 元件分類： | VCXO, clock |
| 英文描述： | VCXO, CLOCK, 148.352 MHz, CMOS OUTPUT |
| 封裝： | ROHS COMPLIANT, SMD, 6 PIN |
| 文件頁數(shù)： | 44/44頁 |
| 文件大?。?/td> | 556K |
| 代理商： | 550CD148M352BGR |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當(dāng)前第44頁
Si550
Rev. 0.5
9
5. 6-Pin PCB Land Pattern
Figure 3 illustrates the 6-pin PCB land pattern for the Si550. Table 12 lists the values for the dimensions shown in
the illustration.
Figure 3. Si550 PCB Land Pattern
Table 12. PCB Land Pattern Dimensions (mm)
Dimension
Min
Max
D2
5.08 REF
e
2.54 BSC
E2
4.15 REF
GD
0.84
—
GE
2.00
—
VD
8.20 REF
VE
7.30 REF
X1.70 TYP
Y2.15 REF
ZD
—
6.78
ZE
—
6.30
Notes:
1. Dimensioning and tolerancing per the ANSI Y14.5M-1994 specification.
2. Land pattern design based on IPC-7351 guidelines.
3. All dimensions shown are at maximum material condition (MMC).
4. Controlling dimension is in millimeters (mm).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 550SD270M000BGR | VCXO, CLOCK, 270 MHz, LVDS OUTPUT |
| 550CF74M1760BG | VCXO, CLOCK, 74.176 MHz, CMOS OUTPUT |
| 550NE155M520BG | VCXO, CLOCK, 155.52 MHz, LVDS OUTPUT |
| 550AC1113M00BGR | VCXO, CLOCK, 1113 MHz, LVPECL OUTPUT |
| 550AE000131BG | VCXO, CLOCK, 669.32658 MHz, LVPECL OUTPUT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 550CD148M352DG | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 148.352MHZ VCXO CMOS 6SMD - Trays |
| 550CD148M352DGR | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 148.352MHZ VCXO CMOS 6SMD - Tape and Reel |
| 550CD148M500DGR | 制造商:Silicon Laboratories Inc 功能描述: |
| 550CD50M0000DGR | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC - Tape and Reel |
| 550CD63M8976DGR | 制造商:Silicon Laboratories Inc 功能描述:OSCILLATOR - Tape and Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。