參數(shù)資料
型號(hào): 28222-14
廠商: Conexant Systems, Inc.
英文描述: ATM Transmitter/Receiver with UTOPIA Interface
中文描述: 自動(dòng)柜員機(jī)發(fā)射機(jī)/接收機(jī)的UTOPIA接口
文件頁(yè)數(shù): 28/161頁(yè)
文件大?。?/td> 1832K
代理商: 28222-14
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)當(dāng)前第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)
1.0 Product Description
CN8223
1.9 Logic Diagram
ATM Transmitter/Receiver with UTOPIA Interface
1-18
Conexant
100046C
Figure 1-11. CN8223 Logic Diagram
Receive Clock Input
Receive Clock In PECL
Receive Serial In PECL
Receive Input
Transmit Clock Input
Transmit Clock In PECL
Transmit Input
Transmit Overhead
FIFO Data Bus In
FIFO Control Input
8 kHz Clock Input
One-Second Clock Sync
Receiver Hold Input
Test Input
Test Inputs
Reset
Processor Clock
Chip Select
Address Strobe
Write/Read Control
Output Enable
Processor Data Bus
Address Bus
8/16-Bit Mode Select
Bus In
98
105,
108
109
116
Microprocessor
Interface
Transmit Clock Output
Transmit Outputs
Transmit Clock Out PECL
Transmit Serial Out PECL
Loss of Cell Delineation
RXCKI
RXCKI_HS
±
RXIN_HS
±
RXIN[8:0]
TXCKI
TXCKI_HS
±
TXIN
TCLKO
TXOUT[8:0]
TCLKO_HS
±
TXOUT_HS
±
LOCD
Line Framer/PHY
Interface
I
I
I
I
I
I
I
TXOVH[7:0]
I
O
O
O
O
O
Framing Overhead
Interface
O
O
O
O
O
Receive Overhead Bus Out
Receive Overhead Markers
Receive Overhead Clocks
Transmit Overhead Clock
Transmit Overhead Marker
RXOVH[7:0]
RMRKR[1:0]
ROVH_CLK[1:0]
TOVH_CLK
TMRKR
FDAT_IN[8:0]
FCTRL_IN[7:0]
I
I
UTOPIA/FIFO
Interface
FDAT_OUT[8:0]
FCTRL_OUT[16:0]
O
O
FIFO Data Bus Out
FIFO Control Outputs
I
I
I
I
I
I/O
I
PRCLK
CS
~
AS
~
W/R
~
OE
~
D[15:0]
A[7:1]
DL_INT
STAT_INT
O
O
FEAC/HDLC Interrupt
Status/Counter Interrupt
8KCKI
ONESECI
RCV_HLD
NTEST
TEST1, TEST3
RESET
I
I
I
I
I
I
Clock and Control
O One-Second Output
ONESECO
15
19,
154,155
22,25
10
11,12
20,21
30
31
33
36,
42,43,
56
58
28,29
38,39
122
156
159
8,9
6,7
55
52
2
5,
23,24
32
44
51
I
37
97
96
94
95
92
65,
SEL8BIT
82
84
85
91
62
61
123
59
119
118
143
145,
148
153
124
132,
135
142
63
64
60
68
79,
117,
I = Input, O = Output
8
相關(guān)PDF資料
PDF描述
28233-11 ATM Transmitter/Receiver with UTOPIA Interface
28C010TRPDB-12 150 x 32 pixel format, LED Backlight available
28C010TRT1DE-15 1 Megabit (128K x 8-Bit) EEPROM
28C010TRT1DE-20 1 Megabit (128K x 8-Bit) EEPROM
28C010TRT1FB-15 1 Megabit (128K x 8-Bit) EEPROM
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
282222-003 制造商:TE Connectivity 功能描述:81044/12-16-2 - Cable Rools/Shrink Tubing
282223-003 制造商:TE Connectivity 功能描述:81044/12-16-3 - Cable Rools/Shrink Tubing
282224-003 制造商:TE Connectivity 功能描述:81044/12-16-4 - Cable Rools/Shrink Tubing
282224-1 功能描述:汽車(chē)連接器 ECONOSEAL RCPT CONT .5MM RoHS:否 制造商:Amphenol SINE Systems 產(chǎn)品:Contacts 系列:ATP 位置數(shù)量: 型式:Female 安裝風(fēng)格: 端接類型: 觸點(diǎn)電鍍:Nickel
282225-001 制造商:TE Connectivity 功能描述:81044/12-16-5 - Cable Rools/Shrink Tubing