- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382783 > μPD30102 (NEC Corp.) 64-/32-BIT Microprocessor(64/32位微處理器) PDF資料下載
參數(shù)資料
| 型號： | μPD30102 |
| 廠商： | NEC Corp. |
| 英文描述： | 64-/32-BIT Microprocessor(64/32位微處理器) |
| 中文描述： | 64-/32-BIT微處理器（64/32位微處理器） |
| 文件頁數(shù)： | 45/112頁 |
| 文件大小： | 639K |
| 代理商： | ΜPD30102 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁當前第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁
μ
PD30102
45
Preliminary Data Sheet
4.1.2 RSTSW
Assert the RSTSW# pin active.
Reset by RSTSW initializes all the internal statuses except the RTC timer and PMU. Because the DRAM does not
enter the self-refresh mode, the contents of the DRAM after RSTSW reset are not guaranteed.
After reset, the processor serves as the master of the system bus, the sequence of the cold reset exception is
executed, and accessing the reset vector in the ROM space is started. Because only part of the internal status of the
V
R
4102 is reset, completely initialize the processor in software.
Figure 4-2. RSTSW
RSTSW# (input)
ColdReset# (internal)
MRAS (0 : 3)# (output)
UCAS#/LCAS# (output)
L
H
POWER (input)
MPOWER (input)
Reset# (internal)
PLL (internal)
RTC
(internal, 32 kHz)
Stable oscillation
Stable oscillation
Stable oscillation
Undefined
> 3RTC
16 ms
16 MasterClock
Note
Note
MasterClock is the basic clock in the CPU core.
4.1.3 Deadman’s SW
The V
R
4102 is reset if Deadman’s SW is not cleared within a specific time after Deadman’s SW was enabled.
Reset by Deadman’s SW initializes all the internal statuses except the RTC timer and PMU. Because the DRAM
does not enter the self-refresh mode, the contents of the DRAM after Deadman’s SW reset are not guaranteed. For the
setting of Deadman’s SW, see
12. DSU (Deadman’s SW Unit)
.
After reset, the processor serves as the master of the system bus, the sequence of the cold reset exception is
executed, and accessing the reset vector in the ROM space is started. Because only part of the internal status of the
V
R
4102 is reset, completely initialize the processor in software.
相關PDF資料 |
PDF描述 |
|---|---|
| μPD30121 | 64-Bit MIPS RISC Microprocessor(64 位RISC 微處理器) |
| μPD30122 | 64-Bit RISC Microprosessor(64位RISC微處理器) |
| μPD30181 | 64-Bit RISC Microprosessor(64位RISC微處理器) |
| μPD30210 | 64-Bit MIPS RISC Microprocessor(64位MIPS RISC 微處理器) |
| μPD30200 | High-Performance, 64-Bit RISC Microprosessor(高性能64位RISC微處理器) |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| PD301-024-03-PC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC |
| PD301-024-03-P-C-200 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DC to DC Converter |
| PD301-024-03-P-C-250 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DC to DC Converter |
| PD301-024-03-P-C-300 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DC to DC Converter |
| PD301-024-03-PI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC |
發(fā)布緊急采購，3分鐘左右您將得到回復。