- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375033 > XCV812E-7FG404I (Xilinx, Inc.) Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays PDF資料下載
參數(shù)資料
| 型號(hào)： | XCV812E-7FG404I |
| 廠商： | Xilinx, Inc. |
| 英文描述： | Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| 中文描述： | 的Virtex娥內(nèi)存擴(kuò)展1.8伏現(xiàn)場可編程門陣列 |
| 文件頁數(shù)： | 64/116頁 |
| 文件大?。?/td> | 1087K |
| 代理商： | XCV812E-7FG404I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁當(dāng)前第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁
Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays
Module 3 of 4
10
www.xilinx.com
1-800-255-7778
DS025-3 (v2.2) July 17, 2002
R
Clock Distribution Switching Characteristics
I/O Standard Global Clock Input Adjustments
Description
Symbol
Speed Grade
Units
Min
-8
-7
-6
GCLK IOB and Buffer
Global Clock PAD to output.
T
GPIO
0.38
0.7
0.7
0.7
ns, max
Global Clock Buffer I input to O output
T
GIO
0.11
0.19
0.45
0.50
ns, max
Description
(1)
Symbol
Standard
Speed Grade
Units
Min
-8
-7
-6
Data Input Delay Adjustments
Standard-specific global clock
input delay adjustments
T
GPLVTTL
LVTTL
0.0
0.0
0.0
0.0
ns, max
T
GPLVCMOS2
LVCMOS2
–0.02
0.0
0.0
0.0
ns, max
T
GPLVCMOS18
LVCMOS2
0.12
0.20
0.20
0.20
ns, max
T
GLVDS
LVDS
0.23
0.38
0.38
0.38
ns, max
T
GLVPECL
LVPECL
0.23
0.38
0.38
0.38
ns, max
T
GPPCI33_3
PCI, 33 MHz, 3.3 V
–0.05
0.08
0.08
0.08
ns, max
T
GPPCI66_3
PCI, 66 MHz, 3.3 V
–0.05
–0.11
–0.11
–0.11
ns, max
T
GPGTL
GTL
0.20
0.37
0.37
0.37
ns, max
T
GPGTLP
GTL+
0.20
0.37
0.37
0.37
ns, max
T
GPHSTL
HSTL
0.18
0.27
0.27
0.27
ns, max
T
GPSSTL2
SSTL2
0.21
0.27
0.27
0.27
ns, max
T
GPSSTL3
SSTL3
0.18
0.27
0.27
0.27
ns, max
T
GPCTT
CTT
0.22
0.33
0.33
0.33
ns, max
T
GPAGP
AGP
0.21
0.27
0.27
0.27
ns, max
Notes:
1.
Input timing for GPLVTTL is measured at 1.4 V. For other I/O standards, see
Table 3
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XCV812E-7FG556C | Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV812E-7FG556I | Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV812E-7FG560C | Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV812E-7FG560I | Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV812E-7FG676C | Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XCV812E-7FG556C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV812E-7FG556I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV812E-7FG560C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV812E-7FG560I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV812E-7FG676C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。