- 您現在的位置：買賣IC網 > PDF目錄375012 > XCR3320 (Xilinx, Inc.) 320 Macrocell SRAM CPLD(320宏單元靜態(tài)RAM復雜可編程邏輯器件) PDF資料下載
參數資料
| 型號： | XCR3320 |
| 廠商： | Xilinx, Inc. |
| 英文描述： | 320 Macrocell SRAM CPLD(320宏單元靜態(tài)RAM復雜可編程邏輯器件) |
| 中文描述： | 320宏單元CPLD實現的SRAM（320宏單元靜態(tài)RAM的復雜可編程邏輯器件） |
| 文件頁數： | 20/43頁 |
| 文件大?。?/td> | 392K |
| 代理商： | XCR3320 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁
R
XCR3320: 320 Macrocell SRAM CPLD
DS033 (v1.3) October 9, 2000
www.xilinx.com
1-800-255-7778
20
This product has been discontinued. Please see
for details.Table 7: Synchronous Peripheral Configuration Mode Timing Characteristics
Symbol
t
S
t
H
t
CH
Parameter
Min.
20
0
50
500
50
500
-
-
Max.
0
-
-
-
-
-
10
1
Unit
ns
ns
ns
ns
ns
ns
MHz
MHz
D[7:0] setup time
D[7:0] hold time
cclk high time
Single device
Daisy-chain device
Single device
Daisy-chain device
Single device
Daisy-chain device
t
CL
cclk low time
f
C
cclk frequency
t
S
D0
SP00609
CCLK
hdc
D[7:0]
DOUT
BYTE 0
BYTE 1
D1
D2
D3
D4
D5
D6
D7
D0
D1
t
CH
t
CL
t
H
t
D
CS0N
CS1
Figure 22: Synchronous Peripheral Configuration Mode Timing Diagram
相關PDF資料 |
PDF描述 |
|---|---|
| XCR3384XL-10FG324C | 384 Macrocell CPLD |
| XCR3384XL-10FG324I | 384 Macrocell CPLD |
| XCR3384XL-10FT256C | 384 Macrocell CPLD |
| XCR3384XL-10FT256I | 384 Macrocell CPLD |
| XCR3384XL-10PQ208C | 384 Macrocell CPLD |
相關代理商/技術參數 |
參數描述 |
|---|---|
| XCR3320-10TQ144C | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| XCR3320-7TQ144C | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| XCR3320-8TQ144I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| XCR3384XL | 制造商:XILINX 制造商全稱:XILINX 功能描述:384 Macrocell CPLD |
| XCR3384XL_06 | 制造商:XILINX 制造商全稱:XILINX 功能描述:384 Macrocell CPLD |
發(fā)布緊急采購，3分鐘左右您將得到回復。