- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄375010 > XCR3128-15VQ100I (XILINX INC) XCR3128: 128 Macrocell CPLD PDF資料下載
參數(shù)資料
| 型號(hào)： | XCR3128-15VQ100I |
| 廠商： | XILINX INC |
| 元件分類(lèi)： | PLD |
| 英文描述： | XCR3128: 128 Macrocell CPLD |
| 中文描述： | EE PLD, 15 ns, PQFP100 |
| 封裝： | PLASTIC, VQFP-100 |
| 文件頁(yè)數(shù)： | 13/18頁(yè) |
| 文件大小： | 126K |
| 代理商： | XCR3128-15VQ100I |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)當(dāng)前第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)
R
XCR3128: 128 Macrocell CPLD
13
www.xilinx.com
1-800-255-7778
DS034 (v1.2) August 10, 2000
AC Electrical Characteristics
1
For Industrial Grade Devices
Industrial: -40
°
C
≤
T
AMB
≤
+85
°
C; 3.0V
≤
V
CC
≤
3.6V
Symbol
Parameter
12
15
Unit
Min.
2
3
Max.
12
14.5
Min.
2
3
Max.
15
17.5
t
PD_PAL
t
PD_PLA
Propagation delay time, input (or feedback node) to output through PAL
Propagation delay time, input (or feedback node) to output through
PAL + PLA
Clock to out (global synchronous clock from pin)
Setup time (from input or feedback node) through PAL
Setup time (from input or feedback node) through PAL + PLA
Hold time
Clock High time
Clock Low time
Input Rise time
Input Fall time
Maximum FF toggle rate
2
1/(t
CH
+ t
CL
)
Maximum internal frequency
2
1/(t
SUPAL
+ t
CF
)
Maximum external frequency
2
1/(t
SUPAL
+ t
CO
)
Output buffer delay time
Input (or feedback node) to internal feedback node delay time through
PAL
Input (or feedback node) to internal feedback node delay time through
PAL+PLA
Clock to internal feedback node delay time
Delay from valid V
CC
to valid reset
Input to output disable
3
Input to output valid
Input to register preset
Input to register reset
ns
ns
t
CO
t
SU_PAL
t
SU_PLA
t
H
t
CH
t
CL
t
R
t
F
f
MAX1
f
MAX2
f
MAX3
t
BUF
t
PDF_PAL
2
7
7.5
2
8
9
ns
ns
ns
ns
ns
ns
ns
ns
MHz
MHz
MHz
ns
ns
9.5
10.5
0
0
3
3
4
4
20
20
20
20
167
77
69
125
65
59
1.5
10.5
1.5
13.5
2
2
t
PDF_PLA
3
13
3
16
ns
t
CF
t
INIT
t
ER
t
EA
t
RP
t
RR
Notes:
6
7.5
50
15.5
15.5
17
17
ns
μ
s
ns
ns
ns
ns
50
13
13
15
15
1. Specifications measured with one output switching. See Figure 6 and Table 8 for derating.
2. This parameter guaranteed by design and characterization, not by test.
3. Output C
L
= 5 pF.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XCR3128-15VQ128C | XCR3128: 128 Macrocell CPLD |
| XCR3128-15VQ128I | XCR3128: 128 Macrocell CPLD |
| XCR3128-15VQ160C | XCR3128: 128 Macrocell CPLD |
| XCR3128-15VQ160I | XCR3128: 128 Macrocell CPLD |
| XCR3128-15VQ84C | XCR3128: 128 Macrocell CPLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XCR3128-15VQ128C | 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:XCR3128: 128 Macrocell CPLD |
| XCR3128-15VQ128I | 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:XCR3128: 128 Macrocell CPLD |
| XCR3128-15VQ160C | 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:XCR3128: 128 Macrocell CPLD |
| XCR3128-15VQ160I | 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:XCR3128: 128 Macrocell CPLD |
| XCR3128-15VQ84C | 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:XCR3128: 128 Macrocell CPLD |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。