參數(shù)資料
型號(hào)： XC4025
廠商： Xilinx, Inc.
英文描述： Logic Cell Array Family
中文描述： 邏輯單元陣列系列
文件頁(yè)數(shù)： 5/22頁(yè)
文件大?。?/td> 219K
代理商： XC4025
2-51
Pad to I1, I2
via transparent
latch, with delay
XC4003 17.6 ns
XC4005 17.9 ns
XC4006 18.0 ns
XC4008 18.3 ns
XC4010 18.6 ns
XC4013 19.3 ns
XC4025 23.5 ns
See page 2-52
T
PDLI
for -4 Speed Grade
Input set-up time
pad to clock (IK)
with delay
XC4003 15.6 ns
XC4005 15.9 ns
XC4006 16.0 ns
XC4008 16.3 ns
XC4010 16.6 ns
XC4013 17.3 ns
XC4025 22.5 ns
T
PICKD
for -4 Speed Grade
X6082
Speed Grade
-6
-5
-4
Description
Symbol
Device
Units
Global Clock to Output (fast) using OFF
T
ICKOF
XC4003
XC4005
XC4006
XC4008
XC4010
XC4013
XC4025
XC4003
XC4005
XC4006
XC4008
XC4010
XC4013
XC4025
XC4003
XC4005
XC4006
XC4008
XC4010
XC4013
XC4025
XC4003
XC4005
XC4006
XC4008
XC4010
XC4013
XC4025
XC4003
XC4005
XC4006
XC4008
XC4010
XC4013
XC4025
XC4003
XC4005
XC4006
XC4008
XC4010
XC4013
XC4025
15.1
15.5
15.7
16.1
16.5
17.5
25.5
19.9
20.5
20.7
21.1
21.5
22.5
29.5
2.4
2.0
1.8
1.4
1.0
0.5
0
5.1
5.5
5.7
6.1
6.5
7.5
18.0
21.5
21.0
20.8
20.4
20.0
19.0
18.0
0
0
0
0
0
0
0
12.5
13.0
13.2
13.6
14.0
15.0
22.0
15.2
16.0
16.2
16.6
17.0
18.0
25.0
2.0
1.5
1.3
0.9
0.5
0
0
4.0
4.5
4.7
5.1
5.5
6.5
16.0
18.5
18.0
17.8
17.4
17.0
16.0
15.0
0
0
0
0
0
0
0
11.6
12.0
12.2
12.6
13.0
14.0
21.0
14.4
15.0
15.2
15.6
16.0
17.0
24.0
1.6
1.2
1.0
0.6
0.2
0
0
4.0
4.5
4.7
5.1
5.5
6.5
15.5
12.0
12.0
12.0
12.0
12.0
12.0
12.0
0
0
0
0
0
0
0
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
(Max)
Global Clock to Output (slew limited) using OFF
T
ICKO
(Max)
Input Set-up Time, using IFF (no delay)
T
PSUF
(Min)
Input Hold time, using IFF (no delay)
T
PHF
(Min)
Input Set-up Time, using IFF (with delay)
T
PSU
(Min)
Input Hold Time, using IFF (with delay)
T
PH
(Min)
Guaranteed Input and Output Parameters (Pin-to-Pin)
All values listed below are tested directly, and guaranteed over the operating conditions. The same parameters can also be derived
indirectly from the IOB and Global Buffer specifications. The XACT delay calculator uses this indirect method. When there is a
discrepancy between these two methods, the values listed below should be used, and the derived values must be ignored.
OFF
Global Clock-to-Output Delay
.
X3202
T
PG
OFF
Global Clock-to-Output Delay
.
X3202
T
PG
IFF
Input
Set-Up
&
Hold
Time
X3201
D
T
PG
IFF
Input
Set-Up
&
Hold
Time
X3201
D
T
PG
IFF
Input
Set-Up
&
Hold
Time
X3201
D
T
PG
IFF
Input
Set-Up
&
Hold
Time
X3201
D
T
PG
Timing is measured at pin threshold, with 50 pF external capacitive loads (incl. test fixture). When testing fast outputs, only one
output switches. When testing slew-rate limited outputs, half the number of outputs on one side of the device are switching. These
parameter values are tested and guaranteed for worst-case conditions of supply voltage and temperature, and also with the most
unfavorable clock polarity choice.
PRELIMINARY
相關(guān)PDF資料
PDF描述
XC4003 Logic Cell Array Family
XC4003H Logic Cell Array Families
XC4006 Logic Cell Array Family
XC4008 Logic Cell Array Family
XC4028XLA Field Programmable Gate Arrays(現(xiàn)場(chǎng)可編程門(mén)陣列)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC4025E-2HQ240C 功能描述:IC FPGA 1024 CLB'S 240-HQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:XC4000E/X 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計(jì):3200 輸入/輸出數(shù):80 門(mén)數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA（34.55x34.55）
XC4025E-2HQ304C 功能描述:IC FPGA C-TEMP 5V 2SPD 304-HQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:XC4000E/X 標(biāo)準(zhǔn)包裝:1 系列:Kintex-7 LAB/CLB數(shù):25475 邏輯元件/單元數(shù):326080 RAM 位總計(jì):16404480 輸入/輸出數(shù):350 門(mén)數(shù):- 電源電壓:0.97 V ~ 1.03 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:900-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:900-FCBGA（31x31） 其它名稱:122-1789
XC4025E-2PG223C 功能描述:IC FPGA C-TEMP 5V 2SPD 223-CPGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:XC4000E/X 標(biāo)準(zhǔn)包裝:1 系列:Kintex-7 LAB/CLB數(shù):25475 邏輯元件/單元數(shù):326080 RAM 位總計(jì):16404480 輸入/輸出數(shù):350 門(mén)數(shù):- 電源電壓:0.97 V ~ 1.03 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:900-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:900-FCBGA（31x31） 其它名稱:122-1789
XC4025E-2PG299C 功能描述:IC FPGA C-TEMP 5V 2SPD 299-CPGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:XC4000E/X 標(biāo)準(zhǔn)包裝:1 系列:Kintex-7 LAB/CLB數(shù):25475 邏輯元件/單元數(shù):326080 RAM 位總計(jì):16404480 輸入/輸出數(shù):350 門(mén)數(shù):- 電源電壓:0.97 V ~ 1.03 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:900-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:900-FCBGA（31x31） 其它名稱:122-1789
XC4025E-3HQ240C 功能描述:IC FPGA 1024 CLB'S 240-HQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:XC4000E/X 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計(jì):3200 輸入/輸出數(shù):80 門(mén)數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA（34.55x34.55）
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*