- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374971 > XC2V80-4FF1152I (Xilinx, Inc.) Virtex-II 1.5V Field-Programmable Gate Arrays PDF資料下載
參數(shù)資料
| 型號： | XC2V80-4FF1152I |
| 廠商： | Xilinx, Inc. |
| 英文描述： | Virtex-II 1.5V Field-Programmable Gate Arrays |
| 中文描述： | 的Virtex - II 1.5V的現(xiàn)場可編程門陣列 |
| 文件頁數(shù)： | 311/311頁 |
| 文件大?。?/td> | 1836K |
| 代理商： | XC2V80-4FF1152I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁當(dāng)前第311頁
Virtex-II Platform FPGAs: Pinout Information
R
DS031-4 (v2.0) August 1, 2003
Product Specification
1-800-255-7778Module 4 of 4
225
Revision History
This section records the change history for this module of the data sheet.
Virtex-II Data Sheet
The Virtex-II Data Sheet contains the following modules:
Virtex-II Platform FPGAs: Introduction and Overview
(Module 1)
Virtex-II Platform FPGAs: Detailed Description
(Module 2)
Virtex-II Platform FPGAs: DC and Switching
Characteristics (Module 3)
Virtex-II Platform FPGAs: Pinout Information
(Module 4)
Date
Version
Revision
11/07/00
1.0
Early access draft.
11/22/00
1.1
Initial Xilinx release. Made the following corrections:
CS144 package -
Table 5, page 5
:
Added missing pin D10 in Bank 1.
Changed dedicated pins A2 and B2 to RSVD (from DXN and DXP).
FG256 package -
Table 6, page 10
:
Changed dedicated pins A3 and A4 to RSVD (from DXN and DXP).
FG896 package -
Table 11, page 94
:
Corrected pin AG1 in Bank 4 to be AG12.
FF1152 package -
Table 12, page 120
:
Corrected pin Y3 in Bank 6 to be Y32.
12/19/00
1.2
Reverse designations were fixed for pins in every package.
01/25/01
1.3
The data sheet was divided into four modules (per the current style standard). DXN and
DXP pin information was added for the CS144 package (
Table 5
) and the FG256 package
(
Table 6
).
02/07/01
1.4
DXN and DXP pin information was changed back to RSVD for the CS144 package (
Table 5
)
and the FG256 package (
Table 6
).
04/02/01
1.5
ALT_VRN and ALT_VRP pin information was added for each package.
Table 8, page 34
– added No Connect designations for the XC2V1500 device in the
FG676 package.
Reverted to traditional double-column format.
11/07/01
1.6
Updated list of devices supported in the FF1152, FF1517, and BF957 packages.
09/26/02
1.7
Updated
Table 3
to reflect devices supported in the BG728 and BF957 packages.
Added mention of LVPECL to pin definition in
Table 4
.
10/07/02
1.8
Corrected
Table 10
heading to reflect supported devices in the BG728 package.
12/06/02
1.8.1
Enhanced the description of the PWRDWN_B pin in
Table 4
.
05/07/03
1.8.2
Added clarification to
Table 4
and all device pinout tables regarding the dual-use
nature of pins D0/DIN and BUSY/DOUT during configuration.
06/19/03
1.8.3
The final GND pin in each of five pinout tables was inadvertently deleted in v1.8.2. This
revision restores the deleted GND pins as follows:
-
Pin C5,
Table 5, page 5
(CS144)
-
Pin A1,
Table 6, page 10
(FG256)
-
Pin A2,
Table 10, page 72
(BG728)
-
Pin A2,
Table 12, page 120
(FF1152)
-
Pin AL30,
Table 14, page 198
(BF957)
08/01/03
2.0
All Virtex-II devices and speed grades now Production. See Table 13, Module 3.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XC2V80-4FF1517C | Virtex-II 1.5V Field-Programmable Gate Arrays |
| XC2V80-4FF1517I | Virtex-II 1.5V Field-Programmable Gate Arrays |
| XC2V80-4FF896C | Virtex-II 1.5V Field-Programmable Gate Arrays |
| XC2V80-4FF896I | Virtex-II 1.5V Field-Programmable Gate Arrays |
| XC2V80-4FG256C | Virtex-II 1.5V Field-Programmable Gate Arrays |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC2V80-4FF1517C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-II 1.5V Field-Programmable Gate Arrays |
| XC2V80-4FF1517I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-II 1.5V Field-Programmable Gate Arrays |
| XC2V80-4FF896C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-II 1.5V Field-Programmable Gate Arrays |
| XC2V80-4FF896I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-II 1.5V Field-Programmable Gate Arrays |
| XC2V804FG256C | 制造商:XILINX 功能描述:New |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。