
STD80/STDM80
3-506
SEC ASIC
MX2IX4
4-Bit 2 > 1 Inverting MUX
Switching Characteristics
STDM80 MX2IX4
(Typical process, 25
°
C, 3.3V, t
R
/t
F
= 0.39ns, SL: Standard Load)
(Continued)
Path
Parameter
Delay [ns]
SL = 2
Delay Equations [ns]
Group1*
0.16 + 0.048*SL
0.18 + 0.074*SL
0.25 + 0.093*SL
0.20 + 0.137*SL
0.25 + 0.050*SL
0.38 + 0.076*SL
0.32 + 0.097*SL
0.46 + 0.140*SL
0.43 + 0.066*SL
0.58 + 0.079*SL
0.31 + 0.134*SL
0.25 + 0.135*SL
0.16 + 0.048*SL
0.18 + 0.074*SL
0.25 + 0.093*SL
0.20 + 0.137*SL
0.25 + 0.050*SL
0.38 + 0.076*SL
0.32 + 0.097*SL
0.46 + 0.140*SL
0.43 + 0.066*SL
0.58 + 0.078*SL
0.31 + 0.134*SL
0.25 + 0.135*SL
0.16 + 0.048*SL
0.18 + 0.074*SL
0.25 + 0.093*SL
0.20 + 0.137*SL
0.25 + 0.050*SL
0.38 + 0.076*SL
0.32 + 0.097*SL
0.46 + 0.140*SL
0.43 + 0.066*SL
0.58 + 0.079*SL
0.31 + 0.134*SL
0.25 + 0.135*SL
0.16 + 0.048*SL
0.18 + 0.074*SL
0.25 + 0.093*SL
0.20 + 0.137*SL
Group2*
0.16 + 0.047*SL
0.18 + 0.072*SL
0.23 + 0.099*SL
0.19 + 0.141*SL
0.25 + 0.049*SL
0.39 + 0.073*SL
0.31 + 0.101*SL
0.46 + 0.141*SL
0.44 + 0.063*SL
0.60 + 0.072*SL
0.31 + 0.136*SL
0.25 + 0.137*SL
0.16 + 0.047*SL
0.18 + 0.072*SL
0.23 + 0.099*SL
0.19 + 0.141*SL
0.25 + 0.048*SL
0.39 + 0.073*SL
0.31 + 0.101*SL
0.46 + 0.141*SL
0.44 + 0.063*SL
0.60 + 0.072*SL
0.31 + 0.136*SL
0.25 + 0.137*SL
0.16 + 0.047*SL
0.18 + 0.072*SL
0.23 + 0.099*SL
0.19 + 0.141*SL
0.25 + 0.048*SL
0.39 + 0.073*SL
0.31 + 0.101*SL
0.46 + 0.141*SL
0.44 + 0.063*SL
0.60 + 0.072*SL
0.31 + 0.136*SL
0.25 + 0.137*SL
0.16 + 0.047*SL
0.18 + 0.072*SL
0.23 + 0.099*SL
0.19 + 0.141*SL
Group3*
0.16 + 0.047*SL
0.19 + 0.072*SL
0.20 + 0.103*SL
0.18 + 0.142*SL
0.26 + 0.048*SL
0.39 + 0.072*SL
0.29 + 0.104*SL
0.45 + 0.142*SL
0.44 + 0.063*SL
0.61 + 0.071*SL
0.29 + 0.138*SL
0.22 + 0.140*SL
0.16 + 0.047*SL
0.19 + 0.072*SL
0.20 + 0.103*SL
0.18 + 0.142*SL
0.25 + 0.048*SL
0.40 + 0.072*SL
0.29 + 0.104*SL
0.45 + 0.142*SL
0.44 + 0.063*SL
0.61 + 0.071*SL
0.29 + 0.138*SL
0.22 + 0.140*SL
0.16 + 0.047*SL
0.19 + 0.072*SL
0.20 + 0.103*SL
0.18 + 0.142*SL
0.25 + 0.048*SL
0.40 + 0.072*SL
0.29 + 0.104*SL
0.45 + 0.142*SL
0.44 + 0.063*SL
0.61 + 0.071*SL
0.29 + 0.138*SL
0.22 + 0.140*SL
0.16 + 0.047*SL
0.19 + 0.072*SL
0.20 + 0.103*SL
0.18 + 0.142*SL
D00 to YN0
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
0.26
0.32
0.43
0.47
0.35
0.53
0.52
0.74
0.56
0.74
0.58
0.52
0.26
0.32
0.43
0.47
0.35
0.53
0.52
0.74
0.56
0.74
0.58
0.52
0.26
0.32
0.43
0.47
0.35
0.53
0.52
0.74
0.56
0.74
0.58
0.52
0.26
0.32
0.43
0.47
D10 to YN0
S to YN0
D01 to YN1
D11 to YN1
S to YN1
D02 to YN2
D12 to YN2
S to YN2
D03 to YN3
*Group1 : SL < 3, *Group2 : 3 =
<