
STD80/STDM80
3-378
SEC ASIC
LD1X4/LD1X4D2
4-Bit D Latch with Active High, 1X/2X Drive
Switching Characteristics
(Typical process, 25
°
C, 3.3V, t
R
/t
F
= 0.40ns, SL: Standard Load)
STDM80 LD1X4D2
(Continued)
p
]
R F
(
)
Path
Parameter
Delay [ns]
SL = 2
Delay Equations [ns]
Group1*
0.77 + 0.018*SL
0.99 + 0.026*SL
0.13 + 0.031*SL
0.12 + 0.040*SL
1.29 + 0.018*SL
1.17 + 0.026*SL
0.13 + 0.032*SL
0.12 + 0.040*SL
0.77 + 0.018*SL
0.99 + 0.026*SL
0.13 + 0.031*SL
0.12 + 0.041*SL
1.29 + 0.019*SL
1.18 + 0.026*SL
0.13 + 0.032*SL
0.12 + 0.040*SL
0.77 + 0.018*SL
0.99 + 0.026*SL
0.13 + 0.031*SL
0.12 + 0.040*SL
1.29 + 0.019*SL
1.18 + 0.026*SL
0.13 + 0.032*SL
0.13 + 0.039*SL
0.77 + 0.019*SL
0.99 + 0.026*SL
0.13 + 0.031*SL
0.12 + 0.040*SL
1.29 + 0.018*SL
1.18 + 0.025*SL
0.13 + 0.032*SL
0.12 + 0.039*SL
0.69 + 0.024*SL
0.57 + 0.030*SL
0.14 + 0.033*SL
0.13 + 0.041*SL
0.88 + 0.024*SL
1.09 + 0.031*SL
0.14 + 0.032*SL
0.13 + 0.040*SL
Group2*
0.77 + 0.017*SL
1.00 + 0.023*SL
0.13 + 0.033*SL
0.13 + 0.038*SL
1.29 + 0.017*SL
1.18 + 0.023*SL
0.13 + 0.032*SL
0.13 + 0.038*SL
0.78 + 0.017*SL
1.00 + 0.023*SL
0.13 + 0.033*SL
0.13 + 0.038*SL
1.30 + 0.017*SL
1.18 + 0.023*SL
0.13 + 0.033*SL
0.13 + 0.038*SL
0.78 + 0.017*SL
1.00 + 0.023*SL
0.13 + 0.032*SL
0.13 + 0.038*SL
1.30 + 0.017*SL
1.18 + 0.023*SL
0.13 + 0.033*SL
0.13 + 0.038*SL
0.77 + 0.017*SL
1.00 + 0.023*SL
0.13 + 0.033*SL
0.13 + 0.038*SL
1.29 + 0.017*SL
1.19 + 0.023*SL
0.13 + 0.032*SL
0.13 + 0.038*SL
0.70 + 0.020*SL
0.59 + 0.026*SL
0.14 + 0.033*SL
0.14 + 0.039*SL
0.89 + 0.019*SL
1.11 + 0.026*SL
0.14 + 0.033*SL
0.14 + 0.039*SL
Group3*
0.78 + 0.017*SL
1.00 + 0.022*SL
0.12 + 0.034*SL
0.13 + 0.038*SL
1.30 + 0.017*SL
1.19 + 0.022*SL
0.12 + 0.034*SL
0.13 + 0.038*SL
0.78 + 0.017*SL
1.01 + 0.022*SL
0.12 + 0.034*SL
0.13 + 0.038*SL
1.30 + 0.017*SL
1.19 + 0.022*SL
0.12 + 0.034*SL
0.13 + 0.038*SL
0.78 + 0.017*SL
1.01 + 0.022*SL
0.12 + 0.034*SL
0.13 + 0.038*SL
1.30 + 0.017*SL
1.19 + 0.022*SL
0.12 + 0.034*SL
0.13 + 0.038*SL
0.78 + 0.017*SL
1.00 + 0.022*SL
0.12 + 0.034*SL
0.13 + 0.038*SL
1.29 + 0.017*SL
1.20 + 0.022*SL
0.12 + 0.034*SL
0.13 + 0.038*SL
0.72 + 0.018*SL
0.61 + 0.023*SL
0.14 + 0.034*SL
0.14 + 0.038*SL
0.90 + 0.018*SL
1.12 + 0.023*SL
0.14 + 0.034*SL
0.14 + 0.038*SL
D0 to Q0
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
0.81
1.04
0.19
0.20
1.33
1.22
0.19
0.20
0.81
1.04
0.19
0.20
1.33
1.23
0.19
0.20
0.81
1.04
0.19
0.20
1.33
1.23
0.19
0.20
0.81
1.04
0.19
0.20
1.32
1.23
0.19
0.20
0.74
0.64
0.21
0.21
0.93
1.15
0.21
0.22
G to Q0
D1 to Q1
G to Q1
D2 to Q2
G to Q2
D3 to Q3
G to Q3
D0 to QN0
G to QN0
*Group1 : SL < 3, *Group2 : 3 =
<