- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374929 > SSD1905QT2 (Electronic Theatre Controls, Inc.) LCD Graphics Controller CMOS PDF資料下載
參數(shù)資料
| 型號： | SSD1905QT2 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | LCD Graphics Controller CMOS |
| 中文描述： | LCD圖形控制器的CMOS |
| 文件頁數(shù)： | 82/153頁 |
| 文件大?。?/td> | 863K |
| 代理商： | SSD1905QT2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁當(dāng)前第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁
SSD1905
Rev 1.3
10/2002
SOLOMON
73
Table 10-8 : Motorola DragonBall Interface without DTACK# Timing
Symbol
f
CLKO
T
CLKO
t
1
t
2
t
3
Parameter
MC68EZ328
Min
1/f
CLKO
28.1
28.1
0
MC68VZ328
Min
1/f
CLKO
13.6
13.6
0
Units
MHz
ns
ns
ns
ns
Max
16
Max
33
Bus Clock frequency
Bus Clock period
Clock pulse width high
Clock pulse width low
A[16:1] setup 1st CLKO when CSX# = 0 and
either UWE#/LWE# or OE# =0
A[16:1] hold from CSX# rising edge
CSX# asserted for MCLK = BCLK
CSX# asserted for MCLK = BCLK
÷
2
CSX# asserted for MCLK = BCLK
÷
3
CSX# asserted for MCLK = BCLK
÷
4
CSX# setup to CLKO rising edge
CSX# rising edge to CLKO rising edge
UWE#/LWE# falling edge to CLKO rising
edge
UWE#/LWE# rising edge to CSX# rising
edge
OE# falling edge to CLKO rising edge
OE# hold from CSX# rising edge
D[15:0] setup to 3rd CLKO when CSX#,
UWE#/LWE# asserted (write cycle) (see
note 1)
D[15:0] hold from CSX# rising edge(write
cycle)
Falling edge of OE# to D[15:0] driven
(read cycle)
1st CLKO rising edge after OE# and
CSX# asserted low to D[15:0] valid for
MCLK = BCLK (read cycle)
1st CLKO rising edge after OE# and
CSX# asserted low to D[15:0] valid for
MCLK = BCLK
÷
2 (read cycle)
1st CLKO rising edge after OE# and
CSX# asserted low to D[15:0] valid for
MCLK = BCLK
÷
3 (read cycle)
1st CLKO rising edge after OE# and
CSX# asserted low to D[15:0] valid for
MCLK = BCLK
÷
4 (read cycle)
CLKO rising edge to D[15:0] output Hi-Z
(read cycle)
t
4
t
5a
t
5b
t
5c
t
5d
t
6
t
7
t
8
0
0
0
0
0
0
0
0
ns
13
18
23
28
13
18
23
28
T
CLKO
T
CLKO
T
CLKO
T
CLKO
ns
ns
ns
t
9
0
0
ns
t
10
t
11
t
12
1
0
0
1
0
0
ns
ns
ns
t
13
0
0
ns
t
14
3
15
3
15
ns
t
15a
13
13
T
CLKO
t
15b
18
18
T
CLKO
t
15c
23
23
T
CLKO
t
15d
28
28
T
CLKO
t
16
2
12
2
12
ns
Note
1 t
12
is the delay from when data is placed on the bus until the data is latched into the write buffer.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SSF-LXH100GD-01 | T-5mm (T-1 3/4) LED, RIGHT ANGLE FAULT INDICATOR, 565nm GREEN LED, GREEN DIFFUSED LENS |
| SSI-LXH8080SRD | SSI-LXH8080SRD |
| SSI204 | 5V LOW POWER DTMF RECEIVER |
| SSI32F8030 | Programmable Electronic Filter |
| SSI75T201 | INTEGRATED DTMF RECEIVER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SSD1906 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:256K Embedded Display SRAM LCD Graphic Controller CMOS |
| SSD1906QT2 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| SSD1926 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:JPEG壓縮編碼的SD接口256K的SRAM嵌入式顯示器圖像處理器的CMOS |
| SSD1D40 | 制造商:M.E.C. Relays 功能描述: |
| SSD2 | 功能描述:保險絲 2A 240VAC IND RoHS:否 制造商:Littelfuse 產(chǎn)品:Surface Mount Fuses 電流額定值:0.5 A 電壓額定值:600 V 保險絲類型:Fast Acting 保險絲大小/組:Nano 尺寸:12.1 mm L x 4.5 mm W 安裝風(fēng)格: 端接類型:SMD/SMT 系列:485 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。