- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374929 > SSD1905QT2 (Electronic Theatre Controls, Inc.) LCD Graphics Controller CMOS PDF資料下載
參數(shù)資料
| 型號： | SSD1905QT2 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | LCD Graphics Controller CMOS |
| 中文描述： | LCD圖形控制器的CMOS |
| 文件頁數(shù)： | 78/153頁 |
| 文件大小： | 863K |
| 代理商： | SSD1905QT2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁當前第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁
SSD1905
Rev 1.3
10/2002
SOLOMON
69
Table 10-6 : Motorola MC68K #1 Interface Timing
Symbol
f
CLK
T
CLK
t
1
t
2
t
3
Parameter
Min
1/f
CLK
6
6
1
Max
66
Units
MHz
ns
ns
ns
ns
Bus Clock frequency
Bus Clock period
Clock pulse width high
Clock pulse width low
A[16:1], M/R# setup to first CLK rising edge where CS# = 0,
AS#=0,UDS#=0,and LDS#=0
A[16:1], M/R# hold from AS# rising edge
CS# setup to CLK rising edge while AS#, UDS#/LDS# = 0
CS# hold from AS# rising edge
AS# asserted for MCLK = BCLK
AS# asserted for MCLK = BCLK
÷
2
AS# asserted for MCLK = BCLK
÷
3
AS# asserted for MCLK = BCLK
÷
4
AS# setup to CLK rising edge while CS#, AS#, UDS#/LDS# =0
AS# setup to CLK rising edge
UDS#/LDS# setup to CLK rising edge while CS#, AS#,
UDS#/LDS# = 0
UDS#/LDS# high setup to CLK rising edge
First CLK rising edge where AS#=1 to DTACK# high
impedance
R/W# setup to CLK rising edge before all CS#, AS#, UDS#
and/or LDS# = 0
R/W# hold from AS# rising edge
AS# = 0 and CS# = 0 to DTACK# driven high
AS# rising edge to DTACK# rising edge
D[15:0] valid to third CLK rising edge where CS# = 0, AS# = 0
and either UDS# = 0 or LDS# = 0 (write cycle) (see note 1)
D[15:0] hold from DTACK# falling edge (write cycle)
UDS# = 0 and/or LDS# = 0 to D[15:0] driven (read cycle)
DTACK# falling edge to D[15:0] valid (read cycle)
UDS#, LDS# rising edge to D[15:0] high impedance (read
cycle)
t
4
t
5
t
6
t
7a
t
7b
t
7c
t
7d
t
8
t
9
t
10
0
1
0
1
2
1
ns
ns
ns
T
CLK
T
CLK
T
CLK
T
CLK
ns
T
CLK
ns
13
18
23
28
t
11
t
12
2
3
ns
ns
14
t
13
1
ns
t
14
t
15
t
16
t
17
0
3
4
0
ns
ns
ns
ns
13
16
t
18
t
19
t
20
t
21
0
3
3
ns
ns
ns
ns
13
2
13
1. t
17
is the delay from when data is placed on the bus until the data is latched into the write buffer.
相關PDF資料 |
PDF描述 |
|---|---|
| SSF-LXH100GD-01 | T-5mm (T-1 3/4) LED, RIGHT ANGLE FAULT INDICATOR, 565nm GREEN LED, GREEN DIFFUSED LENS |
| SSI-LXH8080SRD | SSI-LXH8080SRD |
| SSI204 | 5V LOW POWER DTMF RECEIVER |
| SSI32F8030 | Programmable Electronic Filter |
| SSI75T201 | INTEGRATED DTMF RECEIVER |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| SSD1906 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:256K Embedded Display SRAM LCD Graphic Controller CMOS |
| SSD1906QT2 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| SSD1926 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:JPEG壓縮編碼的SD接口256K的SRAM嵌入式顯示器圖像處理器的CMOS |
| SSD1D40 | 制造商:M.E.C. Relays 功能描述: |
| SSD2 | 功能描述:保險絲 2A 240VAC IND RoHS:否 制造商:Littelfuse 產(chǎn)品:Surface Mount Fuses 電流額定值:0.5 A 電壓額定值:600 V 保險絲類型:Fast Acting 保險絲大小/組:Nano 尺寸:12.1 mm L x 4.5 mm W 安裝風格: 端接類型:SMD/SMT 系列:485 |
發(fā)布緊急采購，3分鐘左右您將得到回復。