- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374929 > SSD1905QT2 (Electronic Theatre Controls, Inc.) LCD Graphics Controller CMOS PDF資料下載
參數(shù)資料
| 型號： | SSD1905QT2 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | LCD Graphics Controller CMOS |
| 中文描述： | LCD圖形控制器的CMOS |
| 文件頁數(shù)： | 35/153頁 |
| 文件大?。?/td> | 863K |
| 代理商： | SSD1905QT2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當(dāng)前第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁
SOLOMON
Rev 1.3
10/2002
SSD1905
26
LLINE Pulse Start Position Register 0
7
6
LLINE
Pulse Start
Position Bit
7
6
RW
RW
0
0
REG[22h]
0
LLINE
Pulse Start
Position Bit
0
RW
0
Bit
5
4
3
2
1
LLINE
Pulse Start
Position Bit
LLINE
Pulse Start
Position Bit
5
RW
0
LLINE
Pulse Start
Position Bit
4
RW
0
LLINE
Pulse Start
Position Bit
3
RW
0
LLINE
Pulse Start
Position Bit
2
RW
0
LLINE
Pulse Start
Position Bit
1
RW
0
Type
Reset
state
LLINE Pulse Start Position Register 1
7
6
0
0
REG[23h]
0
LLINE
Pulse Start
Position Bit
8
RW
0
Bit
5
0
4
0
3
0
2
0
1
LLINE
Pulse Start
Position Bit
9
RW
0
Type
Reset
state
REG[23h] bits 1-0,
REG[22h] bits 7-0
NA
0
NA
0
NA
0
NA
0
NA
0
NA
0
LLINE Pulse Start Position Bits [9:0]
These bits specify the start position of the horizontal sync signal, in number of PCLK.
The maximum allowed value of LLINE Pulse Start Position Bits is 3FEh.
LLINE Pulses Start Position in PCLK = Bits [9:0] + 1
Note
For panel AC timing and timing parameter definitions, see Section10.4 “Display Interface”.
LFRAME Pulse Width Register
7
LFRAME
Pulse
Polarity
RW
0
REG[24h]
0
LFRAME
Pulse Width
Bit 0
RW
0
Bit
6
0
5
0
4
0
3
0
2
1
LFRAME
Pulse Width
Bit 2
RW
0
LFRAME
Pulse Width
Bit 1
RW
0
Type
Reset
state
Bit 7
NA
0
NA
0
NA
0
NA
0
LFRAME Pulse Polarity
This bit selects the polarity of the vertical sync signal. The vertical sync signal is
typically named as LFRAME or SPS, depending on the panel typeWhen this bit = 0,
the vertical sync signal is active low.
When this bit = 1, the vertical sync signal is active high.
LFRAME Pulse Width Bits [2:0]
These bits specify the width of the panel vertical sync signal, in 1 line resolution. The
vertical sync signal is typically named as LFRAME or SPS, depending on the panel
type. The maximum allowed value of LFRAME Pulse Width Bits is 6.
Bits 2-0
LFRAME Pulse Width in number of pixels = (Bits [2:0] + 1) x Horizontal Total + offset
Note
For panel AC timing and timing parameter definitions, see Section 10.4 “Display Interface”.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SSF-LXH100GD-01 | T-5mm (T-1 3/4) LED, RIGHT ANGLE FAULT INDICATOR, 565nm GREEN LED, GREEN DIFFUSED LENS |
| SSI-LXH8080SRD | SSI-LXH8080SRD |
| SSI204 | 5V LOW POWER DTMF RECEIVER |
| SSI32F8030 | Programmable Electronic Filter |
| SSI75T201 | INTEGRATED DTMF RECEIVER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SSD1906 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:256K Embedded Display SRAM LCD Graphic Controller CMOS |
| SSD1906QT2 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| SSD1926 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:JPEG壓縮編碼的SD接口256K的SRAM嵌入式顯示器圖像處理器的CMOS |
| SSD1D40 | 制造商:M.E.C. Relays 功能描述: |
| SSD2 | 功能描述:保險絲 2A 240VAC IND RoHS:否 制造商:Littelfuse 產(chǎn)品:Surface Mount Fuses 電流額定值:0.5 A 電壓額定值:600 V 保險絲類型:Fast Acting 保險絲大小/組:Nano 尺寸:12.1 mm L x 4.5 mm W 安裝風(fēng)格: 端接類型:SMD/SMT 系列:485 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。