- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374929 > SSD1905QT2 (Electronic Theatre Controls, Inc.) LCD Graphics Controller CMOS PDF資料下載
參數(shù)資料
| 型號： | SSD1905QT2 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | LCD Graphics Controller CMOS |
| 中文描述： | LCD圖形控制器的CMOS |
| 文件頁數(shù)： | 25/153頁 |
| 文件大小： | 863K |
| 代理商： | SSD1905QT2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁
SOLOMON
Rev 1.3
10/2002
SSD1905
16
Product / Revision Code Register
7
Product
Code
Bit 5
Bit 4
RO
RO
0
REG[03h]
0
Revision
Code Bit 0
RO
X
Bit
6
5
4
3
2
1
Product
Code
Product
Code
Bit 3
RO
0
Product
Code
Bit 2
RO
1
Product
Code
Bit 1
RO
0
Product
Code
Bit 0
RO
1
Revision
Code Bit 1
RO
X
Type
Reset
state
Bits 7-2
0
Product Code Bits [5:0]
These bits indicate the product code. The product code of SSD1905 is 000101.
Revision Code Bits [1:0]
These are read-only bits that indicate the revision code.
Bits 1-0
7.2.2 Clock Configuration Registers
Memory Clock Configuration Register
Bit
7
0
REG[04h]
6
0
5
4
3
0
2
0
1
0
0
0
MCLK
Divide
Select Bit 1
RW
0
MCLK
Divide
Select Bit 0
RW
0
Type
Reset
state
Bits 5-4
NA
0
NA
0
NA
0
NA
0
NA
0
NA
0
MCLK Divide Select Bits [1:0]
These bits determine the divide used to generate the Memory Clock (MCLK) from the
Bus Clock (BCLK).
Table 7-1 : MCLK Divide Selection
MCLK Divide Select Bits [1:0]
00
01
10
11
BCLK to MCLK Frequency Ratio
1:1
2:1
3:1
4:1
Pixel Clock Configuration Register
7
6
0
PCLK
Divide
Select Bit 2
NA
RW
0
0
REG[05h]
0
PCLK
Source
Select Bit 0
RW
0
Bit
5
4
3
0
2
0
1
PCLK
Divide
Select Bit 1
RW
0
PCLK
Divide
Select Bit 0
RW
0
PCLK
Source
Select Bit 1
RW
0
Type
Reset
state
Bits 6-4
NA
0
NA
0
PCLK Divide Select Bits [2:0]
These bits determine the divided used to generate the Pixel Clock (PCLK) from the
Pixel Clock Source.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SSF-LXH100GD-01 | T-5mm (T-1 3/4) LED, RIGHT ANGLE FAULT INDICATOR, 565nm GREEN LED, GREEN DIFFUSED LENS |
| SSI-LXH8080SRD | SSI-LXH8080SRD |
| SSI204 | 5V LOW POWER DTMF RECEIVER |
| SSI32F8030 | Programmable Electronic Filter |
| SSI75T201 | INTEGRATED DTMF RECEIVER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SSD1906 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:256K Embedded Display SRAM LCD Graphic Controller CMOS |
| SSD1906QT2 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| SSD1926 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:JPEG壓縮編碼的SD接口256K的SRAM嵌入式顯示器圖像處理器的CMOS |
| SSD1D40 | 制造商:M.E.C. Relays 功能描述: |
| SSD2 | 功能描述:保險絲 2A 240VAC IND RoHS:否 制造商:Littelfuse 產(chǎn)品:Surface Mount Fuses 電流額定值:0.5 A 電壓額定值:600 V 保險絲類型:Fast Acting 保險絲大小/組:Nano 尺寸:12.1 mm L x 4.5 mm W 安裝風格: 端接類型:SMD/SMT 系列:485 |
發(fā)布緊急采購，3分鐘左右您將得到回復。