- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄296642 > MT47H128M8HQ-3AT 128M X 8 DDR DRAM, 0.4 ns, PBGA60 PDF資料下載
參數(shù)資料
| 型號： | MT47H128M8HQ-3AT |
| 元件分類： | DRAM |
| 英文描述： | 128M X 8 DDR DRAM, 0.4 ns, PBGA60 |
| 封裝： | 8 X 11.50 MM, ROHS COMPLIANT, FBGA-60 |
| 文件頁數(shù)： | 54/129頁 |
| 文件大?。?/td> | 9252K |
| 代理商： | MT47H128M8HQ-3AT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁當前第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁
Table 11: AC Operating Specifications and Conditions (Continued)
Not all speed grades listed may be supported for this device; refer to the title page for speeds supported; Notes: 1–5 apply to the entire table;
VDDQ = +1.5–1.9V, VDD = +1.5–1.9V
AC Characteristics
-25E
-25
-3E
-3
-37E
Units
Notes
Parameter
Symbol
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Data
Strobe-Out
DQS output access time
from CK/CK#
tDQSCK
–350
+350
–350
+350
–400
+400
–400
+400
–450
+450
ps
DQS read preamble
tRPRE
MIN = 0.9 × tCK
MAX = 1.1 × tCK
tCK
DQS read postamble
tRPST
MIN = 0.4 × tCK
MAX = 0.6 × tCK
tCK
CK/CK# to DQS
Low-Z
tLZ1
MIN = tAC (MIN)
MAX = tAC (MAX)
ps
Data
Strobe-In
DQS rising edge to CK
rising edge
tDQSS
MIN = –0.25 × tCK
MAX = +0.25 × tCK
tCK
DQS input-high pulse
width
tDQSH
MIN = 0.35 × tCK
MAX = n/a
tCK
DQS input-low pulse
width
tDQSL
MIN = 0.35 × tCK
MAX = n/a
tCK
DQS falling to CK
rising: setup time
tDSS
MIN = 0.2 × tCK
MAX = n/a
tCK
DQS falling from CK
rising: hold time
tDSH
MIN = 0.2 × tCK
MAX = n/a
tCK
Write preamble setup
time
tWPRES
MIN = 0
MAX = n/a
ps
DQS write preamble
tWPRE
MIN = 0.35 × tCK
MAX = n/a
tCK
DQS write postamble
tWPST
MIN = 0.4 × tCK
MAX = 0.6 × tCK
tCK
WRITE command to first
DQS transition
–
MIN = WL - tDQSS
MAX = WL + tDQSS
tCK
1Gb:
x4,
x8,
x16
1.55V
DDR2
SDRAM
AC
Timing
Operating
Specifications
PDF:
09005aef82b91d01
1GbDDR2_1_55V.PDF
Rev.
A
5/09
EN
30
Micron
Technology,
Inc.
reserves
the
right
to
change
products
or
specifications
without
notice.
2009
Micron
Technology,
Inc.
All
rights
reserved.
相關PDF資料 |
PDF描述 |
|---|---|
| MT47H64M16HR-3IT | 64M X 16 DDR DRAM, 0.4 ns, PBGA84 |
| MT48H8M16LFB4-8IT:JTR | 8M X 16 SYNCHRONOUS DRAM, 6 ns, PBGA54 |
| MT48LC4M32TG-10 | 4M X 32 SYNCHRONOUS DRAM, 7 ns, PDSO54 |
| MT48V8M16LFB4-8XT | 8M X 16 SYNCHRONOUS DRAM, 7 ns, PBGA54 |
| MT48LC4M32LFB5-10ES:G | 4M X 32 SYNCHRONOUS DRAM, 7 ns, PBGA90 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MT47H128M8HQ-3EAT | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:DDR2 SDRAM |
| MT47H128M8HQ-3EIT | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:DDR2 SDRAM |
| MT47H128M8HQ-3EL | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:DDR2 SDRAM |
| MT47H128M8HQ-3IT | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:DDR2 SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。