- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄296642 > MT46V64M4TG-75E 64M X 4 DDR DRAM, 0.75 ns, PDSO66 PDF資料下載
參數(shù)資料
| 型號： | MT46V64M4TG-75E |
| 元件分類： | DRAM |
| 英文描述： | 64M X 4 DDR DRAM, 0.75 ns, PDSO66 |
| 封裝： | 0.400 INCH, PLASTIC, TSOP-66 |
| 文件頁數(shù)： | 79/83頁 |
| 文件大?。?/td> | 2343K |
| 代理商： | MT46V64M4TG-75E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁當(dāng)前第79頁第80頁第81頁第82頁第83頁
256Mb: x4, x8, x16
DDR SDRAM
09005aef8076894f
Micron Technology, Inc., reserves the right to change products or specifications without notice.
256MBDDRx4x8x16_2.fm - Rev. K 9/04 EN
80
2003 Micron Technology, Inc. All rights reserved.
Figure 52: Bank Write - With Auto Precharge
NOTE:
1. DIn = data-out from column n; subsequent elements are provided in the programmed order.
2. Burst length = 4 in the case shown.
3. Enable auto precharge.
4. ACT = ACTIVE;, RA = Row Address; and BA = Bank Address.
5. NOP commands are shown for ease of illustration; other commands may be valid at these times.
6. See Figure 43, Data Input Timing, on page 71, for detailed DQ timing.
7. Although not required by the Micron device, JEDEC specifies that DQS be a valid HIGH, LOW or some point on a valid
transition on or before this clock edge (T3n).
CK
CK#
CKE
A10
BA0, BA1
tCK
tCH
tCL
tIS
tIH
tIS
tIH
tIS
tIH
RA
tRCD
tRAS
tRP
tWR
T0
T1
T2
T3
T4
T5
T5n
T6
T7
T8
T4n
NOP5
COMMAND4
3
ACT
RA
Col n
WRITE2
NOP5
Bank x
NOP5
Bank x
NOP5
tDQSL tDQSH tWPST
DQ1
DQS
DM
DI
b
tDS
tDH
tDQSS (NOM)
DON’T CARE
TRANSITIONING DATA
tWPRES tWPRE
x4: A0-A9, A11
x8: A0-A9
x16: A0-A8
x4: A12
x8: A11, A12
x16: A9, A11, A12
T3n
7
-5B
-6/6
-75E/75Z
-75
SYMBOL MIN MAX MIN MAX MIN MAX MIN MAX UNITS
tCH
0.45 0.55 0.45 0.55 0.45
0.55
0.45
0.55
tCK
tCL
0.45 0.55 0.45 0.55 0.45
0.55
0.45
0.55
tCK
tCK (3)
57.5
–––
–
ns
tCK (2.5)
6
13
6
13
7.5
13
7.5
13
ns
tCK (2)
7.5
13
7.5
13
7.5
13
10
13
ns
tDH
0.40
0.45
0.5
ns
tDS
0.40
0.45
0.5
ns
tDQSH
0.35
tCK
tDQSL
0.35
tCK
tDQSS
0.72 1.28 0.75 1.25 0.75
1.25
0.75
1.25
tCK
tDSS
0.2
tCK
tDSH
0.2
tCK
tIH
S
0.6
0.8
1
ns
tIS
S
0.6
0.8
1
ns
tRAS
40
70,000
42
70,000
40
120,000
40
120,000
ns
tRCD
15
20
ns
tRP
15
20
ns
tWPRE
0.25
tCK
tWPRES
00
0
ns
tWPST
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
tCK
tWR
15
ns
-5B
-6/6
-75E/75Z
-75
SYMBOL MIN MAX MIN MAX MIN MAX MIN MAX UNITS
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT46V64M4FG-75Z | 64M X 4 DDR DRAM, 0.75 ns, PBGA60 |
| MT47H128M8HQ-3AT | 128M X 8 DDR DRAM, 0.4 ns, PBGA60 |
| MT47H64M16HR-3IT | 64M X 16 DDR DRAM, 0.4 ns, PBGA84 |
| MT48H8M16LFB4-8IT:JTR | 8M X 16 SYNCHRONOUS DRAM, 6 ns, PBGA54 |
| MT48LC4M32TG-10 | 4M X 32 SYNCHRONOUS DRAM, 7 ns, PDSO54 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT46V64M4TG-75Z | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:DOUBLE DATA RATE DDR SDRAM |
| MT46V64M8 | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:512Mb: x4, x8, x16 Double Data Rate SDRAM Features |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。