- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄296642 > MT46H128M32L4KQ-75:A 128M X 32 DDR DRAM, 6 ns, PBGA168 PDF資料下載
參數(shù)資料
| 型號： | MT46H128M32L4KQ-75:A |
| 元件分類： | DRAM |
| 英文描述： | 128M X 32 DDR DRAM, 6 ns, PBGA168 |
| 封裝： | 12 X 12 MM, GREEN, PLASTIC, WFBGA-168 |
| 文件頁數(shù)： | 37/106頁 |
| 文件大小： | 3431K |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當前第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁
Table 12: Electrical Characteristics and Recommended AC Operating Conditions (Continued)
Notes 1–9 apply to all the parameters in this table; VDD/VDDQ = 1.70–1.95V
Parameter
Symbol
-5
-54
-6
-75
Unit Notes
Min
Max
Min
Max
Min
Max
Min
Max
Data valid output window
(DVW)
n/a
tQH - tDQSQ
ns
Half-clock period
tHP
tCH,
tCL
–
tCH,
tCL
–
tCH,
tCL
–
tCH,
tCL
–
ns
Data-out High-Z
window from CK/
CK#
CL = 3
tHZ
–
5.0
–
5.0
–
5.0
–
6.0
ns
CL = 2
–
6.5
–
6.5
–
6.5
–
6.5
ns
Data-out Low-Z window
from CK/CK#
tLZ
1.0
–
1.0
–
1.0
–
1.0
–
ns
Address and control input
hold time (fast slew rate)
tIHF
0.9
–
1.0
–
1.1
–
1.3
–
ns
Address and control input
hold time (slow slew rate)
tIHS
1.1
–
1.2
–
1.3
–
1.5
–
ns
Address and control input
setup time (fast slew rate)
tISF
0.9
–
1.0
–
1.1
–
1.3
–
ns
Address and control input
setup time (slow slew rate)
tISS
1.1
–
1.2
–
1.3
–
1.5
–
ns
Address and control input
pulse width
tIPW
2.3
–
2.5
–
2.6
–
tIS +
tIH
–
ns
LOAD MODE REGISTER
command cycle time
tMRD
2
–
2
–
2
–
2
–
tCK
DQ–DQS hold, DQS to first
DQ to go nonvalid, per ac-
cess
tQH
tHP -
tQHS
–
tHP -
tQHS
–
tHP -
tQHS
–
tHP -
tQHS
–
ns
Data hold skew factor
tQHS
–
0.5
–
0.5
–
0.65
–
0.75
ns
ACTIVE-to-PRECHARGE
command
tRAS
40
70,000
42
70,000
42
70,000
45
70,000
ns
ACTIVE to ACTIVE/ACTIVE
to AUTO REFRESH com-
mand period
tRC
55
–
58.2
–
60
–
67.5
–
ns
Active to read or write de-
lay
tRCD
15
–
16.2
–
18
–
22.5
–
ns
Refresh period
tREF
–
64
–
64
–
64
–
64
ms
Average periodic refresh
interval: 64Mb, 128Mb,
and 256Mb (x32)
tREFI
–
15.6
–
15.6
–
15.6
–
15.6
μs
Average periodic refresh
interval: 256Mb, 512Mb,
1Gb, 2Gb
tREFI
–
7.8
–
7.8
–
7.8
–
7.8
μs
AUTO REFRESH command
period
tRFC
72
–
72
–
72
–
72
–
ns
2Gb: x16, x32 Mobile LPDDR SDRAM
Electrical Specifications – AC Operating Conditions
PDF: 09005aef83a73286
2gb_ddr_mobile_sdram_t69m.pdf - Rev. M 11/10 EN
36
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2009 Micron Technology, Inc. All rights reserved.
相關PDF資料 |
PDF描述 |
|---|---|
| MT46H128M32L4MA-54:A | 128M X 32 DDR DRAM, 5 ns, PBGA168 |
| MT46H128M32LFCM-5AT:A | 128M X 32 DDR DRAM, 5 ns, PBGA90 |
| MT46H128M32LFCM-5IT:A | 128M X 32 DDR DRAM, 5 ns, PBGA90 |
| MT46V128M4FN-75E:C | 128M X 4 DDR DRAM, 0.75 ns, PBGA60 |
| MT46V128M4P-75L:C | 128M X 4 DDR DRAM, 0.75 ns, PDSO66 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MT46H16M16 | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:Mobile Double Data Rate (DDR) SDRAM |
| MT46H16M16LF | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:Mobile Double Data Rate (DDR) SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。