參數(shù)資料
型號： MSC7112VM800
廠商： FREESCALE SEMICONDUCTOR INC
元件分類： 數(shù)字信號處理
英文描述： 32-BIT, 200 MHz, OTHER DSP, PBGA400
封裝： 17 X 17 MM, LEAD FREE, BGA-400
文件頁數(shù)： 21/56頁
文件大?。?/td> 1489K
代理商： MSC7112VM800
M
SC7
1
2
Low-Cos
t1
6
-bit
DSP
with
DDR
Control
le
rDa
ta
She
e
t,
Re
v
.1
1
Sp
ecifi
cati
ons
Fre
es
c
a
le
Sem
ico
nd
uct
or
28
2.
5.
6
HDI1
6
S
ignals
T
a
b
le
22.
Ho
st
In
te
rf
ac
e
(
HDI1
6
)T
imi
n
g
1,
2
N
o
.
C
h
a
ract
er
isti
cs
3
M
a
s
k
Set
1L4
4
X
M
a
sk
Se
t1M
88
B
U
nit
Exp
ress
ion
V
al
ue
Exp
re
s
ion
Val
ue
40
Hos
tI
n
te
rf
a
c
e
C
loc
k
period
T
HC
LK
Not
e
1
T
CO
RE
N
o
te
1
n
s
44a
Read
dat
a
st
robe
minimum
a
ssert
ion
widt
h
4
HA
CK
read
minimum
as
sert
ion
widt
h
3.
0
×
T
HC
LK
Not
e
1
2.
0
×
T
CO
RE
+
9.
0
N
ot
e
11
ns
44b
Read
dat
a
st
robe
minimum
d
easser
tion
w
idt
h
4
HA
CK
read
minimum
deas
sert
ion
widt
h
1.
5
×
T
HC
LK
N
o
te
11
1.
5
×
T
CO
RE
Not
e
11
ns
44c
Read
dat
a
st
robe
minimum
d
easser
tion
w
idt
h
4
a
fte
r“
L
a
s
tD
a
ta
Regist
er”
reads
5,
6
,or
be
tw
een
t
w
o
cons
ecut
iv
e
CV
R,
ICR,
or
I
S
R
reads
7
HA
CK
m
inim
u
m
deas
sert
io
n
w
idt
h
af
te
r“Las
tDat
a
Regist
er”
reads
5,
6
2.
5
×
T
HC
LK
N
o
te
11
2.
5
×
T
CO
RE
Not
e
11
ns
45
W
rit
e
dat
a
s
trobe
minim
u
m
asser
tion
wi
dt
h
8
HA
CK
writ
e
minim
u
m
asser
tion
w
idt
h
1.
5
×
T
HC
LK
N
o
te
11
1.
5
×
T
CO
RE
Not
e
11
ns
46
W
rit
e
dat
a
s
trobe
minim
u
m
deasse
rt
ion
widt
h
8
HA
CK
writ
e
minim
u
m
deasser
tion
wi
d
th
af
te
r
ICR,
CV
R
a
nd
Dat
a
Regist
er
writ
es
5
2.
5
×
T
HC
LK
N
o
te
11
2.
5
×
T
CO
RE
Not
e
11
ns
47
Hos
tdat
a
input
minimum
set
up
tim
e
be
fore
writ
e
dat
a
s
trobe
deas
sert
io
n
8
Hos
tdat
a
input
minimum
set
u
p
tim
e
be
fo
re
HAC
K
w
rit
e
deasser
tion
—3
.0
—2
.5
n
s
48
Hos
tdat
a
input
minimum
hol
d
t
im
e
af
te
r
wr
ite
da
ta
st
robe
deas
sert
io
n
8
Hos
tdat
a
input
minimum
hol
d
t
im
e
af
te
r
HA
CK
writ
e
deas
sert
io
n
—4
.0
—2
.5
n
s
49
Read
dat
a
st
robe
minimum
a
ssert
ion
t
o
ou
tput
dat
a
ac
tive
fr
om
high
impe
dance
4
HA
CK
read
minimum
as
sert
ion
t
o
out
put
dat
a
ac
tive
fr
o
m
hi
gh
impe
dance
—1
.0
—1
.0
n
s
50
Read
dat
a
st
robe
max
im
u
m
ass
e
rt
ion
t
o
out
put
dat
a
valid
4
HA
CK
read
maxim
u
m
ass
e
rt
ion
t
o
out
pu
tdat
a
valid
(2.
0
×
T
HC
L
K
)
+
8.
0
N
ot
e
1
(2.
0
×
T
CO
RE
)+
8.
0
N
ot
e
11
ns
51
Read
dat
a
st
robe
max
im
u
m
deass
e
rt
ion
t
o
out
put
dat
a
high
impe
dance
4
HA
CK
read
maxim
u
m
deass
e
rt
ion
t
o
out
put
dat
a
high
im
pedance
—8
.0
—9
.0
n
s
52
O
u
tput
dat
a
minimu
m
hol
d
t
im
e
af
te
rre
ad
dat
a
s
trobe
deass
e
rt
io
n
4
O
u
tput
dat
a
minimu
m
hol
d
tim
e
af
te
r
HA
CK
read
deass
e
rt
ion
—
1.
0
—
1.
0
n
s
53
HCS
[1–2]
m
inimum
as
sert
io
n
t
o
read
dat
a
s
trobe
ass
e
rt
ion
4
—0
.0
—0
.5
n
s
54
HCS
[1–2]
m
inimum
as
sert
io
n
t
o
writ
e
dat
a
st
robe
as
sert
io
n
8
—0
.0
—0
.0
n
s
55
HCS
[1–2]
m
a
xim
u
m
asser
tion
t
o
out
put
da
ta
valid
(2.
0
×
T
HC
L
K
)
+
8.
0
N
ot
e
1
(2.
0
×
T
CO
RE
)+
6.
0
N
ot
e
11
ns
56
HCS
[1–2]
m
inimum
hold
time
af
te
r
dat
a
st
robe
deass
e
rt
ion
9
—0
.0
—0
.5
n
s
57
HA
[0–3]
,HRW
minimum
s
e
tup
t
im
e
bef
ore
dat
a
st
robe
a
ssert
ion
9
—5
.0
—5
.0
n
s
58
HA
[0–3]
,HRW
minimum
hold
t
im
e
af
te
rdat
a
st
robe
deass
e
rt
ion
9
—5
.0
—5
.0
n
s
61
M
a
ximum
delay
fr
om
read
dat
a
st
robe
deasser
tion
t
o
host
reque
st
deas
sert
io
n
f
o
r“
Last
Dat
a
Regis
ter”
read
4
,5,
10
(3.
0
×
T
HC
LK
)
+
8.
0
N
ot
e
1
(3.
0
×
T
CO
RE
)
+
6.
0
Not
e
11
ns
62
M
a
ximum
delay
f
rom
writ
e
dat
a
s
trobe
deass
e
rt
ion
t
o
host
request
deas
sert
io
n
f
o
r“
Last
Dat
a
Regis
ter”
writ
e
5,
8
,10
(3.
0
×
T
HC
LK
)
+
8.
0
N
ot
e
1
(3.
0
×
T
CO
RE
)
+
6.
0
Not
e
11
ns
63
M
inim
u
m
delay
f
rom
D
M
A
HA
CK
(O
AD=0)
or
Read/
W
rit
e
dat
a
st
robe(O
A
D=1)
deasser
tion
to
HREQ
asser
tion.
(2.
0
×
T
HC
L
K
)
+
1.
0
N
ot
e
1
(2.
0
×
T
CO
RE
)+
1.
0
N
ot
e
11
ns
64
M
a
ximum
delay
f
rom
DM
A
HACK
(O
A
D
=0)
or
Read/
W
rit
e
dat
a
st
robe(O
A
D=1)
assert
ion
to
H
R
EQ
deasser
tion
(5.
0
×
T
HC
LK
)
+
8.
0
N
ot
e
1
(5.
0
×
T
CO
RE
)
+
6.
0
Not
e
11
ns
Because of an order from the United States International Trade Commission, BGA-packaged product lines and part numbers indicated here currently are not
available from Freescale for import or sale in the United States prior to September 2010: MSC711XADS
相關PDF資料
PDF描述
MSC7115VF1000 32-BIT, 266 MHz, OTHER DSP, PBGA400
MSC7116VF1000 0-BIT, 266 MHz, OTHER DSP, PBGA400
MSC7128-01GS-BK 16 X 36 DOTS DOT MAT LCD DRVR AND DSPL CTLR, PQFP64
MSC7128-XXSS 16 X 36 DOTS DOT MAT LCD DRVR AND DSPL CTLR, PDIP64
MSC8103VT1100F 64-BIT, 68.75 MHz, OTHER DSP, PBGA332
相關代理商/技術參數(shù)
參數(shù)描述
MSC7113VF1000 功能描述:DSP 16BIT W/DDR CTRLR 400-MAPBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:StarCore 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA
MSC7113VM1000 功能描述:DSP 16BIT W/DDR CTRLR 400-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:StarCore 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA
MSC7113VM800 功能描述:IC DSP PROCESSOR 16BIT 400MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:StarCore 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
MSC7115VF1000 功能描述:DSP 16BIT W/DDR CTRLR 400-MAPBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:StarCore 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA
MSC7115VM1000 功能描述:DSP 16BIT W/DDR CTRLR 400-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:StarCore 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*