- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45206 > MC56F8347MPY60 (MOTOROLA INC) 16-BIT, 120 MHz, OTHER DSP, PQFP160 PDF資料下載
參數(shù)資料
| 型號： | MC56F8347MPY60 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | 16-BIT, 120 MHz, OTHER DSP, PQFP160 |
| 封裝： | LQFP-160 |
| 文件頁數(shù)： | 22/160頁 |
| 文件大?。?/td> | 2217K |
| 代理商： | MC56F8347MPY60 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁
118
56F8347 Technical Data
Preliminary
Figure 7-1 JTAG to FM Connection for LOCKOUT_RECOVERY
Two examples of FM_CLKDIV calculations follow.
EXAMPLE 1: If the system clock is the 8MHz crystal frequency because the PLL has not been
set up, the input clock will be below 12.8MHz, so PRDIV8 = FM_CLKDIV[6] = 0. Using the
following equation yields a DIV value of 19 for a clock of 200kHz, and a DIV value of 20 for a
clock of 190kHz. This translates into an FM_CLKDIV[6:0] value of $13 or $14, respectively.
EXAMPLE 2: In this example, the system clock has been set up with a value of 32MHz, making
the FM input clock 16MHz. Because that is greater than 12.8MHz, PRDIV8 = FM_CLKDIV[6] =
1. Using the following equation yields a DIV value of 9 for a clock of 200kHz, and a DIV value of
10 for a clock of 181kHz. This translates to an FM_CLKDIV[6:0] value of $49 or $4A,
respectively.
Once the LOCKOUT_RECOVERY instruction has been shifted into the instruction register, the
clock divider value must be shifted into the corresponding 7-bit data register. After the data register
has been updated, the user must transition the TAP controller into the RUN-TEST/IDLE state for
the lockout sequence to commence. The controller must remain in this state until the erase
sequence has completed. For details, see the JTAG Section in the 56F8300 Peripheral User
Manual.
SYS_CLK
JTAG
FMCLKD
DIVIDER
7
2
FM_CLKDIV
FM_ERASE
Flash Memory
clock
input
SYS_CLK
(2)
)
(
<
(DIV + 1)
150[kHz]
200[kHz]
SYS_CLK
(2)(8)
)
(
<
(DIV + 1)
150[kHz]
200[kHz]
相關PDF資料 |
PDF描述 |
|---|---|
| MC56F8356MFV60 | 16-BIT, 120 MHz, OTHER DSP, PQFP144 |
| MC56F8156VFVE | 16-BIT, 120 MHz, OTHER DSP, PQFP144 |
| MC56F8356MFVE | 16-BIT, 120 MHz, OTHER DSP, PQFP144 |
| MC56F8357MPY60 | 16-BIT, 120 MHz, OTHER DSP, PQFP160 |
| MC56F8365VFGE | 4-BIT, 120 MHz, OTHER DSP, PQFP128 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MC56F8347MPYE | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 16 BIT HYBRID CONTROLLER RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
| MC56F8347VPY | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:16-BIT HYBRID CONTROLLERS |
| MC56F8347VPY60 | 制造商:Freescale Semiconductor 功能描述: |
| MC56F8347VPYE | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 16 BIT HYBRID CNTRLR RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
| MC56F8347VVF | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:16-bit Digital Signal Controllers |
發(fā)布緊急采購，3分鐘左右您將得到回復。