<var id="des3q"><pre id="des3q"><sup id="des3q"></sup></pre></var><menuitem id="des3q"><dd id="des3q"></dd></menuitem>
<li id="des3q"><em id="des3q"><strike id="des3q"></strike></em></li>
    • <dl id="des3q"></dl>
  • 參數(shù)資料
    型號： LPC47N227MN
    英文描述： Peripheral IC
    中文描述： 外圍芯片
    文件頁數(shù)： 117/228頁
    文件大?。?/td> 1269K
    代理商： LPC47N227MN
    第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁當(dāng)前第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁
    0x61 in Logical Device A. The PME status bits for the GPIOs are cleared on a write of ‘1’. In addition, the
    LPC47M192 provides 19 GPIOs that can directly generate an SMI. See the table in the next section.
    7.12.5 GPIO PME AND SMI FUNCTIONALITY
    The following GPIOs are dedicated wakeup GPIOs with a status and enable bit in the PME status and enable
    registers:
    GP10-GP17
    GP20-GP22, GP24-GP27
    GP30-GP33
    GP41, GP43
    GP50-GP57
    GP60, GP61
    The following PME status and enable registers for these GPIOs:
    PME_STS2 and PME_EN2 for GP10-GP17
    PME_STS3 and PME_EN3 for GP20-GP22, GP24-GP27
    PME_STS4 and PME_EN4 for GP30-GP33, GP41, GP43, GP60 and GP61
    PME_STS5 and PME_EN5 for GP50-GP57
    The following GPIOs can directly generate an SMI and have a status and enable bit in the SMI status and enable
    registers.
    GP20-GP22, GP24-GP26
    GP30-GP33
    GP41, GP42, GP43
    GP54-GP57
    GP60, GP61
    The following SMI status and enable registers for these GPIOs:
    SMI_STS3 and SMI_EN3 for GP20-GP22, GP24-GP26 and GP60
    SMI_STS4 and SMI_EN4 for GP30-GP33, GP41, GP42, GP43 and GP61
    SMI_STS5 and SMI_EN5 for GP54-GP57, FAN_TACH1 and FAN_TACH2.
    The following GPIOs have “either edge triggered interrupt” (EETI) input capability. These GPIOs can generate a
    PME and an SMI on both a high-to-low and a low-to-high edge on the GPIO pin. These GPIOs have a status bit in
    the MSC_STS status register that is set on both edges. The corresponding bits in the PME and SMI status registers
    are also set on both edges.
    GP21, GP22
    GP41, GP43
    GP60, GP61
    The following table summarizes the PME and SMI functionality for each GPIO. It also shows the Either Edge
    Triggered Interrupt (EETI) input capability for the GPIOs and the power source for the buffer on the I/O pads.
    GPIO
    PME
    SMI
    GP10-GP17
    Yes
    No
    GP20-GP22, GP24-GP26
    Yes
    Yes
    GP27
    Yes
    nIO_SMI
    GP30, GP31
    Yes
    Yes
    GP32, GP33
    Yes
    Yes
    GP34
    No
    Yes
    GP35
    No
    No
    GP36, GP37
    No
    No
    GP40
    No
    No
    GP41
    Yes
    Yes
    GP42
    nIO_PME
    Yes
    GP43
    Yes
    Yes
    GP50-GP52
    Yes
    No
    GP53
    Yes
    No
    GP54-GP57
    Yes
    Yes
    GP60, GP61
    Yes
    Yes
    Note 1:
    GP35 and GP53 have the IRTX function and their output buffers are powered by VTR so that the
    pins are always forced low when not used.
    SMSC DS – LPC47M192
    Page 117
    Rev. 03/30/05
    DATASHEET
    EETI
    No
    Buffer Power
    VCC
    VCC
    VCC
    VCC
    VCC
    VCC
    VTR
    VCC
    VCC
    VCC
    VTR
    VCC
    VCC
    VTR
    VCC
    VTR
    Notes
    4
    4
    4
    4
    5
    1
    2
    2
    4
    4, 6
    4
    1, 5
    4
    3, 4
    GP21, GP22
    No
    No
    No
    No
    No
    No
    No
    Yes
    No
    Yes
    No
    No
    No
    Yes
    相關(guān)PDF資料
    PDF描述
    LPC47M10X Microcontroller
    LPC47M182 Microprocessor Crystal; Frequency:19.6608MHz; Frequency Tolerance:20ppm; Load Capacitance:18pF; Crystal Terminals:Radial Leaded; ESR:25ohm; Leaded Process Compatible:Yes; Mounting Type:Through Hole; No. of Pins:2 RoHS Compliant: Yes
    LPC47N350 LEGACY FREE KEYBOARD EMBEDDED CONTROLLER WITH SPI AND LPC DOCKING INTERFACE
    LPC47N217 64 - PIN SUPUR I/O WITH LPC INTERFACE
    LPC47N217-JN 64 - PIN SUPUR I/O WITH LPC INTERFACE
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    LPC47N227-MN 制造商:Rochester Electronics LLC 功能描述:- Bulk
    LPC47N227-MT 功能描述:輸入/輸出控制器接口集成電路 Notebk I/O Contrllr RoHS:否 制造商:Silicon Labs 產(chǎn)品: 輸入/輸出端數(shù)量: 工作電源電壓: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-64 封裝:Tray
    LPC47N227-MV 功能描述:輸入/輸出控制器接口集成電路 100-Pin Mobile I/O RoHS:否 制造商:Silicon Labs 產(chǎn)品: 輸入/輸出端數(shù)量: 工作電源電壓: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-64 封裝:Tray
    LPC47N227TQFP 制造商:Microchip Technology 功能描述:I/O Controller 制造商:Rochester Electronics LLC 功能描述:NOTEBOOK I/O CONTROLLER W/ LPC INTERFACE (TQFP PACKAGE) - Bulk
    LPC47N237 制造商:SMSC 制造商全稱:SMSC 功能描述:3.3v I/O Controller for Port Replicators and Docking Stations
    發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

    采購需求

    (若只采購一條型號，填寫一行即可)

    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

    *型號 *數(shù)量 廠商 批號 封裝
    添加更多采購

    我的聯(lián)系方式

    *
    *
    *