- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367352 > HY5DU281622AT-H DDR Synchronous DRAM PDF資料下載
參數(shù)資料
| 型號(hào)： | HY5DU281622AT-H |
| 英文描述： | DDR Synchronous DRAM |
| 中文描述： | DDR同步DRAM |
| 文件頁數(shù)： | 29/37頁 |
| 文件大?。?/td> | 336K |
| 代理商： | HY5DU281622AT-H |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當(dāng)前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁
Rev. 0.3 / Dec. 01
29
HY5DU12422T
HY5DU12822T
HY5DU121622T
AC CHARACTERISTICS
(AC operating conditions unless otherwise noted)
Parameter
Symbol
-K(DDR266A)
-H(DDR266B)
-L(DDR200)
Unit
Note
Min
Max
Min
Max
Min
Max
Row Cycle Time
t
RC
65
-
65
-
70
-
ns
Auto Refresh Row Cycle Time
t
RFC
75
-
75
-
80
-
ns
Row Active Time
t
RAS
45
120K
45
120K
50
120K
ns
Active to Read with Auto Precharge Delay
t
RAP
20
-
20
-
20
-
ns
16
Row Address to Column Address Delay
t
RCD
20
-
20
-
20
-
ns
Row Active to Row Active Delay
t
RRD
15
-
15
-
15
-
ns
Column Address to Column Address Delay
t
CCD
1
-
1
-
1
-
CK
Row Precharge Time
t
RP
20
-
20
-
20
-
ns
Write Recovery Time
t
WR
15
-
15
-
20
-
ns
Last Data-In to Read Command
t
DRL
1
-
1
-
1
-
CK
Auto Precharge Write Recovery + Precharge
Time
t
DAL
5
-
5
-
4
-
CK
15
System Clock Cycle Time
CL = 2.5
t
CK
7.5
15
7.5
15
10
15
ns
CL = 2
7.5
15
10
15
10
15
ns
Clock High Level Width
t
CH
0.45
0.55
0.45
0.55
0.45
0.55
CK
Clock Low Level Width
t
CL
0.45
0.55
0.45
0.55
0.45
0.55
CK
Data-Out edge to Clock edge Skew
t
AC
-0.75
0.75
-0.75
0.75
-0.8
0.8
ns
DQS-Out edge to Clock edge Skew
t
DQSCK
-0.75
0.75
-0.75
0.75
-0.8
0.8
ns
DQS-Out edge to Data-Out edge Skew
t
DQSQ
-
0.5
-
0.5
-
0.6
ns
Data-Out hold time from DQS
t
QH
t
HPmin
-t
QHS
-
t
HPmin
-t
QHS
-
t
HPmin
-t
QHS
-
ns
1, 10
Clock Half Period
t
HP
t
CH/L
min
-
t
CH/L
min
-
t
CH/L
min
-
ns
1,9
Data Hold Skew Factor
t
QHS
-
0.75
-
0.75
-
1
ns
10
Valid Data Output Window
t
DV
t
QH
-t
DQSQ
t
QH
-t
DQSQ
t
QH
-t
DQSQ
ns
Data-out high-impedance window from CK, /CK
t
HZ
-0.7
0.75
-0.7
0.75
-0.8
0.8
ns
Data-out low-impedance window from CK, /CK
t
LZ
-0.7
0.75
-0.7
0.75
-0.8
0.8
ns
Input Setup Time (fast slew rate)
t
IS
0.9
-
0.9
-
1.2
-
ns
2,3,5,6
Input Hold Time (fast slew rate)
t
IH
0.9
-
0.9
-
1.2
-
ns
2,3,5,6
Input Setup Time (slow slew rate)
t
IS
1.0
-
1.0
-
1.2
-
ns
2,4,5,6
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY5DU281622AT-K | SDRAM|DDR|4X2MX16|CMOS|TSSOP|66PIN|PLASTIC |
| HY5DU281622AT-L | DDR Synchronous DRAM |
| HY5DU281622DLT | 8Mx16|2.5V|4K|J/M/K/H/L|DDR SDRAM - 128M |
| HY5DU281622DT | 8Mx16|2.5V|4K|J/M/K/H/L|DDR SDRAM - 128M |
| HY5DU281622DT-6 | 8Mx16|2.5V|4K|6|DDR SDRAM - 128M |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY5DU281622AT-K | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SDRAM|DDR|4X2MX16|CMOS|TSSOP|66PIN|PLASTIC |
| HY5DU281622AT-L | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DDR Synchronous DRAM |
| HY5DU281622DLT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8Mx16|2.5V|4K|J/M/K/H/L|DDR SDRAM - 128M |
| HY5DU281622DLT-X | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128Mb-S DDR SDRAM |
| HY5DU281622DT | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128Mb-S DDR SDRAM |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。