人氣最旺的IC交易網(wǎng)
技術(shù)資料
買(mǎi)賣(mài)IC網(wǎng) - 電子技術(shù)資料、開(kāi)發(fā)技術(shù)
首頁(yè)
IC現(xiàn)貨
IC急購(gòu)
產(chǎn)品供應(yīng)
產(chǎn)品求購(gòu)
生意社區(qū)
我的買(mǎi)賣(mài)
搜索:
IC現(xiàn)貨
產(chǎn)品供求
IC現(xiàn)貨
IC求購(gòu)
熱賣(mài)IC
公司信息
↑搜索排行榜
刷新IC
上傳IC
客服電話:
010-87982920
首頁(yè)
>
技術(shù)資料
>
EDA/PLD
(共有
1888
條
EDA/PLD)
FPGA開(kāi)發(fā)中按鍵消抖與單脈沖發(fā)生器電路
基于FPGA的空間存儲(chǔ)器糾錯(cuò)系統(tǒng)的設(shè)計(jì)研究
Actel擴(kuò)展Core8051處理器支持Axcelerator和IGLOO系列FPGA
基于FPGA的溫度模糊自適應(yīng)PID控制器的設(shè)計(jì)
基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核設(shè)計(jì)
基于FPGA“乒乓球比賽游戲機(jī)”的設(shè)計(jì)
用MFC的消息映像實(shí)現(xiàn)動(dòng)態(tài)菜單
基于FPGA的AGWN信號(hào)生成器設(shè)計(jì)
數(shù)字圖像空域?yàn)V波算法的FPGA設(shè)計(jì)與實(shí)現(xiàn)
Proteus自帶編譯器使用注意事項(xiàng)
proteus 7.12與 keil 8.0的聯(lián)調(diào)方法
Proteus VSM仿真模型開(kāi)發(fā)流程及實(shí)例分析
采用VHDL設(shè)計(jì)的全數(shù)字鎖相環(huán)電路設(shè)計(jì)
仿真軟件ProteuS在ARM系統(tǒng)設(shè)計(jì)中的應(yīng)用
基于FPGA的數(shù)字電視信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的微應(yīng)變數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
基于CycloneII系列FPGA的DDFS信號(hào)源實(shí)現(xiàn)
直擴(kuò)OQPSK系統(tǒng)載波跟蹤的設(shè)計(jì)及FPGA實(shí)現(xiàn)
Altera Stratix IV E FPGA開(kāi)發(fā)套件具530K邏輯單元FPGA
高速流水線浮點(diǎn)加法器的FPGA實(shí)現(xiàn)
基于FPGA的電動(dòng)機(jī)微機(jī)保護(hù)實(shí)現(xiàn)方法
CEVA發(fā)布業(yè)界首款針對(duì)可授權(quán)DSP的基于C語(yǔ)言的應(yīng)用程序優(yōu)化工具鏈
基于FPGA的高速路由查找算法
基于可編程器件的任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法
基于VHDL的4PSK的設(shè)計(jì)與實(shí)現(xiàn)
基于802.16d的定時(shí)同步算法改進(jìn)及FPGA實(shí)現(xiàn)
基于ADC和FPGA脈沖信號(hào)測(cè)量設(shè)計(jì)
基于對(duì)EPCS在線編程的FPGA可重構(gòu)方法
VC++和Matlab混合編程的語(yǔ)音識(shí)別研究
基于FPGA的磁浮軸承控制系統(tǒng)研究
基于FPGA的高速流水線浮點(diǎn)乘法器設(shè)計(jì)
基于VC的MV05芯片PWM功能測(cè)試軟件設(shè)計(jì)
基于FPGA的2M誤碼測(cè)試儀設(shè)計(jì)
基于CPLD的光伏逆變器鎖相及保護(hù)電路設(shè)計(jì)
基于FPGA的PCI總線接口硬件調(diào)試策略
基于FPGA的多通道HDLC收發(fā)電路設(shè)計(jì)
基于FPGA的行間轉(zhuǎn)移面陣CCD驅(qū)動(dòng)電路設(shè)計(jì)
基于CPLD的CCD信號(hào)發(fā)生器的研究
Altium發(fā)布NanoBoard 3000 FPGA開(kāi)發(fā)板的部署外殼產(chǎn)品
基于CPLD的智能固態(tài)轉(zhuǎn)換開(kāi)關(guān)的研制
基于FPGA雷達(dá)成像方位脈沖壓縮系統(tǒng)的設(shè)計(jì)
基于CPCI總線的通用FPGA信號(hào)處理板的設(shè)計(jì)
基于VC++雷達(dá)信號(hào)系統(tǒng)軟件測(cè)試平臺(tái)的設(shè)計(jì)
在UltraEdit中建立Verilog環(huán)境
基于現(xiàn)場(chǎng)可編程門(mén)陣列的數(shù)控延時(shí)器的設(shè)計(jì)
利用Virtex-5系統(tǒng)加強(qiáng)系統(tǒng)管理和診斷
基于FPGA的線陣CCD驅(qū)動(dòng)時(shí)序及模擬信號(hào)處理的設(shè)計(jì)
C語(yǔ)言回調(diào)函數(shù)學(xué)習(xí)
555定時(shí)器的典型應(yīng)用及OrCAD/PSpice仿真
基于FPGA二次群分接器的實(shí)現(xiàn)
上一頁(yè)
1
2
3
4
5
6
7
8
9
...
下一頁(yè)
會(huì)員服務(wù)
廣告服務(wù)
服務(wù)協(xié)議
免責(zé)條款
歡迎合作
關(guān)于我們
買(mǎi)賣(mài)網(wǎng)成長(zhǎng)計(jì)劃
買(mǎi)賣(mài)網(wǎng)電子技術(shù)資料、開(kāi)發(fā)技術(shù)
由北京輝創(chuàng)互動(dòng)信息技術(shù)有限公司獨(dú)家運(yùn)營(yíng)
粵ICP備14064281號(hào)
客服群:4031849
交流群:4031839
商務(wù)合作: