- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369679 > CYNCP80192 Network Processing PDF資料下載
參數(shù)資料
| 型號： | CYNCP80192 |
| 英文描述： | Network Processing |
| 中文描述： | 網(wǎng)絡(luò)處理 |
| 文件頁數(shù)： | 32/42頁 |
| 文件大?。?/td> | 679K |
| 代理商： | CYNCP80192 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當(dāng)前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁
CYNCP80192
Document #: 38-02043 Rev. *B
Page 32 of 42
Table 16-5. AC Timing Parameters for ZBT and Flow-Through SSRAM
Parameter
T
CLK
T
CKHI
T
CKLO
T
SA
T
HA
T
CKOV
T
CLK2
T
CLKPHSL
T
CKSE
T
SCK
T
T
CKOLZ
T
CKOHZ
Description
Test Conditions
Load (pF)
CYNPC80192–83
Min
Unit
MHz
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Max
50
CLK period: max frequency
CLK high pulse; worst-case 40%–60% duty cycle
CLK low pulse; worst-case 40%–60% duty cycle
Address setup time to CLK rising edge
Address hold time to CLK rising edge
Clock to output valid (network processor interface)
Clock to CLK2X delay
Clock to PHS_L delay
Clock to output valid (NSE Interface)
Clock to SCLK delay
Clock to output valid (SDATA)
Clock to output in low-Z
Clock to output in high-Z
8
8
6
2
30
18
4
7
12
6
13
40
20
3
7
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CYNSE70032 | Network Processing |
| CYNSE70128 | Network Processing |
| CYNSE70256 | Network Processing |
| CZET101 | Clock Driver |
| CZEU101 | Quad Peripheral Driver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CYNPC80192-BGC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Network Database Coprocessor |
| CYNSE10128 | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Ayama⑩ 10000 Network Search Engine |
| CYNSE10128-083FGCI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Ayama⑩ 10000 Network Search Engine |
| CYNSE10128-100FGC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Ayama⑩ 10000 Network Search Engine |
| CYNSE10128-133FGC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Ayama⑩ 10000 Network Search Engine |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。