- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379828 > CDB42428 (Cirrus Logic, Inc.) 114 dB, 192kHz 8-Ch CODEC WITH PLL PDF資料下載
參數(shù)資料
| 型號： | CDB42428 |
| 廠商： | Cirrus Logic, Inc. |
| 元件分類： | Codec |
| 英文描述： | 114 dB, 192kHz 8-Ch CODEC WITH PLL |
| 中文描述： | 114分貝，192kHz的8通道編解碼器與鎖相環(huán) |
| 文件頁數(shù)： | 37/67頁 |
| 文件大?。?/td> | 1433K |
| 代理商： | CDB42428 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當(dāng)前第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁
37
CS42428
5.6.6
DAC SERIAL PORT MASTER/SLAVE SELECT (DAC_SP M/S)
Default = 1
Function:
In Master mode, DAC_SCLK and DAC_LRCK are outputs. Internal dividers will divide the master
clock to generate the serial clock and left/right clock. In Slave mode, DAC_SCLK and DAC_LRCK
become inputs.
5.6.7
ADC SERIAL PORT MASTER/SLAVE SELECT (ADC_SP M/S)
Default = 1
Function:
In Master mode, ADC_SCLK and ADC_LRCK are outputs. Internal dividers will divide the master
clock to generate the serial clock and left/right clock. In Slave mode, ADC_SCLK and ADC_LRCK
become inputs.
To use the PLL to lock to ADC_LRCK, the ADC_SP must be in slave mode. When using the PLL to
lock to LRCK, if ADC_SDOUT is configured to be clocked by the ADC_SP, then both ADC_SCLK and
ADC_LRCK must be present. If ADC_SDOUT is configured to be clocked by the DAC_SP, then only
the ADC_LRCK signal must be applied.
5.7
Clock Control (address 06h)
5.7.1
RMCK DIVIDE (RMCK_DIVX)
Default = 00
Function:
Divides/multiplies the internal MCLK, either from the PLL or OMCK, by the selected factor.
7
6
5
4
3
2
1
0
RMCK_DIV1
RMCK_DIV0
OMCK Freq1
OMCK Freq0
PLL_LRCK
SW_CTRL1
SW_CTRL0
FRC_PLL_LK
RMCK_DIV1 RMCK_DIV0
0
0
1
1
Description
Divide by 1
Divide by 2
Divide by 4
Multiply by 2
0
1
0
1
Table 10. RMCK Divider Settings
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CDB42438 | 108 dB, 192 kHz 4-in, 6-out TDM CODEC |
| CDB42448 | 108 dB, 192 kHz 6-in, 8-out CODEC |
| CDB4245 | 105 dB, 24-Bit, 192 kHz Streo Sudio CODEC |
| CDB42518 | 110 dB, 192 kHz 6-Ch Codec with S/PDIF Receiver |
| CDB42528 | 114 dB, 192 kHz 6-Ch Codec with S/PDIF Receiver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CDB42438 | 功能描述:音頻 IC 開發(fā)工具 Eval Bd 108dB 6&8-Ch Mult-Ch CODEC RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Kits 類型:Audio Amplifiers 工具用于評估:TAS5614L 工作電源電壓:12 V to 38 V |
| CDB4244 | 制造商:Cirrus Logic 功能描述:EVAL BD 4 INPUT/ 4 OUTPUT CODEC - Boxed Product (Development Kits) 制造商:Cirrus Logic 功能描述:Eval Board |
| CDB42448 | 功能描述:音頻 IC 開發(fā)工具 Eval Bd 108dB 8-Ch Mult-Ch CODEC RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Kits 類型:Audio Amplifiers 工具用于評估:TAS5614L 工作電源電壓:12 V to 38 V |
| CDB4245 | 功能描述:音頻 IC 開發(fā)工具 Eval Bd 192kHz CODEC w/PGA & Input Mux RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Kits 類型:Audio Amplifiers 工具用于評估:TAS5614L 工作電源電壓:12 V to 38 V |
| CDB42518 | 功能描述:音頻 IC 開發(fā)工具 Eval Bd RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Kits 類型:Audio Amplifiers 工具用于評估:TAS5614L 工作電源電壓:12 V to 38 V |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。