- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374037 > ADSP-BF531SBBC400 (ANALOG DEVICES INC) Metal Connector Backshell PDF資料下載
參數(shù)資料
| 型號： | ADSP-BF531SBBC400 |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | Metal Connector Backshell |
| 中文描述： | 16-BIT, 40 MHz, OTHER DSP, PBGA160 |
| 封裝： | MO-205AE, CSBGA-160 |
| 文件頁數(shù)： | 28/56頁 |
| 文件大?。?/td> | 671K |
| 代理商： | ADSP-BF531SBBC400 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁
Rev. 0
|
Page 28 of 56
|
March 2004
ADSP-BF531/ADSP-BF532/ADSP-BF533
Serial Ports
Table 21
through
Table 26 on Page 29
and
Figure 16 on Page 30
through
Figure 18 on Page 32
describe Serial Port operations.
Table 21. Serial Ports—External Clock
Parameter
Timing Requirements
t
SFSE
t
HFSE
t
SDRE
t
HDRE
t
SCLKEW
t
SCLKE
1
Referenced to sample edge.
Min
Max
Unit
TFS/RFS Setup Before TSCLK/RSCLK
1
TFS/RFS Hold After TSCLK/RSCLK
1
Receive Data Setup Before RSCLK
1
Receive Data Hold After RSCLK
1
TSCLK/RSCLK Width
TSCLK/RSCLK Period
3.0
3.0
3.0
3.0
4.5
15.0
ns
ns
ns
ns
ns
ns
Table 22. Serial Ports—Internal Clock
Parameter
Timing Requirements
t
SFSI
t
HFSI
t
SDRI
t
HDRI
t
SCLKEW
t
SCLKE
1
Referenced to sample edge.
Min
Max
Unit
TFS/RFS Setup Before TSCLK/RSCLK
1
TFS/RFS Hold After TSCLK/RSCLK
1
Receive Data Setup Before RSCLK
1
Receive Data Hold After RSCLK
1
TSCLK/RSCLK Width
TSCLK/RSCLK Period
8.0
–2.0
6.0
0.0
4.5
15.0
ns
ns
ns
ns
ns
ns
Table 23. Serial Ports—External Clock
Parameter
Switching Characteristics
t
DFSE
t
HOFSE
t
DDTE
t
HDTE
1
Referenced to drive edge.
Min
Max
Unit
TFS/RFS Delay After TSCLK/RSCLK (Internally Generated TFS/RFS)
1
TFS/RFS Hold After TSCLK/RSCLK (Internally Generated TFS/RFS)
1
Transmit Data Delay After TSCLK
1
Transmit Data Hold After TSCLK
1
10.0
ns
ns
ns
ns
0.0
10.0
0.0
Table 24. Serial Ports—Internal Clock
Parameter
Switching Characteristics
t
DFS
I
t
HOFS
I
t
DDT
I
t
HDT
I
t
SCLKIW
1
Referenced to drive edge.
Min
Max
Unit
TFS/RFS Delay After TSCLK/RSCLK (Internally Generated TFS/RFS)
1
TFS/RFS Hold After TSCLK/RSCLK (Internally Generated TFS/RFS)
1
Transmit Data Delay After TSCLK
1
Transmit Data Hold After TSCLK
1
TSCLK/RSCLK Width
3.0
ns
ns
ns
ns
ns
1.0
3.0
2.0
4.5
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADSP-BF531SBBZ400 | Blackfin Embedded Processor |
| ADSP-BF531SBST400 | Circular Connector Series:97 |
| ADSP-BF532 | Blackfin Embedded Processor |
| ADSP-BF532SBBC400 | Blackfin Embedded Processor |
| ADSP-BF532SBBZ400 | Blackfin Embedded Processor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-BF531SBBC-400X | 制造商:Analog Devices 功能描述: |
| ADSP-BF531SBBC-ENG | 制造商:Analog Devices 功能描述: |
| ADSP-BF531SBBCZ400 | 功能描述:IC DSP CTLR 16 400MHZ 160CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:Blackfin® 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| ADSP-BF531SBBCZ4RL | 功能描述:IC DSP CTLR 16BIT 400MHZ 160-CSP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:Blackfin® 標準包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-BF531SBBCZC74 | 制造商:Analog Devices 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。