參數(shù)資料
型號： AD9548/PCBZ
廠商： Analog Devices Inc
文件頁數(shù)： 17/112頁
文件大?。?/td> 0K
描述： BOARD EVAL FOR AD9548
產(chǎn)品變化通告： AD9548 Mask Change 20/Oct/2010
設計資源： AD9548 Schematic
AD9548 BOM
AD9548 Eval Brd Layers
標準包裝： 1
主要目的： 計時，時鐘發(fā)生器
嵌入式： 否
已用 IC / 零件： AD9548
主要屬性： 62.5 ~ 450 MHz 輸出頻率
次要屬性： SPI 和 I2C 兼容控制端口
已供物品： 板
AD9548
Data Sheet
Rev. E | Page 12 of 112
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
TIMING
SCL Clock Rate
400
kHz
Bus-Free Time Between a Stop and Start
Condition, tBUF
1.3
s
Repeated Start Condition Setup Time,
tSU; STA
0.6
s
Repeated Hold Time Start Condition, tHD;STA
0.6
s
After this period, the first clock
pulse is generated.
Stop Condition Setup Time, tSU; STO
0.6
s
Low Period of the SCL Clock, tLO
1.3
s
High Period of the SCL Clock, tHI
0.6
s
SCL/SDA Rise Time, tR
20 + 0.1 Cb1
300
ns
SCL/SDA Fall Time, tF
20 + 0.1 Cb1
300
ns
Data Setup Time, tSU; DAT
100
ns
Data Hold Time, tHD; DAT
100
ns
Capacitive Load for Each Bus Line, Cb1
400
pF
1
Cb is the capacitance (pF) of a single bus line.
JITTER GENERATION
Table 19.
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
JITTER GENERATION
fREF = 1 Hz1; fDDS = 122.88 MHz2; fLOOP = 0.01 Hz3
fSYSCLK = 20 MHz4 OCXO; fS = 1 GHz5; Q-
divider = 1; default SysClk PLL charge pump
current; results valid for LVPECL, LVDS, and
CMOS output logic types
Bandwidth: 100 Hz to 61 MHz
0.81
ps rms
Random jitter
Bandwidth: 5 kHz to 20 MHz
0.73
ps rms
Random jitter
Bandwidth: 20 kHz to 80 MHz
0.79
ps rms
Random jitter
Bandwidth: 50 kHz to 80 MHz
0.78
ps rms
Random jitter
Bandwidth: 4 MHz to 80 MHz
0.37
ps rms
Random jitter
fREF = 8 kHz1; fDDS = 155.52 MHz2; fLOOP = 100 Hz3
fSYSCLK = 50 MHz4 crystal;
fS = 1 GHz5; Q-divider = 1; default SYSCLK
PLL charge pump current; results valid for
LVPECL, LVDS, and CMOS output logic types
Bandwidth: 100 Hz to 77 MHz
0.71
ps rms
Random jitter
Bandwidth: 5 kHz to 20 MHz
0.34
ps rms
Random jitter
Bandwidth: 20 kHz to 80 MHz
0.43
ps rms
Random jitter
Bandwidth: 50 kHz to 80 MHz
0.43
ps rms
Random jitter
Bandwidth: 4 MHz to 80 MHz
0.31
ps rms
Random jitter
fREF = 19.44 MHz1; fDDS = 155.52 MHz2; fLOOP = 1 kHz3
fSYSCLK = 50 MHz4 crystal;
fS = 1 GHz5; Q-divider = 1; default SYSCLK
PLL charge pump current; results valid for
LVPECL, LVDS, and CMOS output logic types
Bandwidth: 100 Hz to 77 MHz
1.05
ps rms
Random jitter
Bandwidth: 5 kHz to 20 MHz
0.34
ps rms
Random jitter
Bandwidth: 20 kHz to 80 MHz
0.43
ps rms
Random jitter
Bandwidth: 50 kHz to 80 MHz
0.43
ps rms
Random jitter
Bandwidth: 4 MHz to 80 MHz
0.32
ps rms
Random jitter
相關PDF資料
PDF描述
SFSD-15-28-H-10.00-DR-NUX CABLE ASSY SOCKET 30POS 28AWG
H3AAH-2436G IDC CABLE - HSC24H/AE24G/HSC24H
EEU-FR1H181LB CAP ALUM 180UF 50V 20% RADIAL
MAX6174AASA+ IC VREF SERIES PREC 4.096V 8SOIC
GBC13DRXS-S734 CONN EDGECARD 26POS DIP .100 SLD
相關代理商/技術參數(shù)
參數(shù)描述
AD9548XCPZ 制造商:Analog Devices 功能描述:
AD9549 制造商:AD 制造商全稱:Analog Devices 功能描述:Dual Input Network Clock Generator/Synchronizer
AD9549/PCBZ 制造商:Analog Devices 功能描述:DUAL INPUT NETWORK CLOCK GEN/SYNCHRONIZER - Bulk
AD9549A/PCBZ 功能描述:BOARD EVALUATION FOR AD9549A RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標準包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源
AD9549ABCPZ 功能描述:IC CLOCK GEN/SYNCHRONIZR 64LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:1 系列:- 類型:時鐘/頻率發(fā)生器，多路復用器 PLL:是 主要目的:存儲器，RDRAM 輸入:晶體 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:1:2 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應商設備封裝:16-TSSOP 包裝:Digi-Reel® 其它名稱:296-6719-6
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*