- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362098 > AD662BQ 12-Bit Digital-to-Analog Converter PDF資料下載
參數(shù)資料
| 型號(hào)： | AD662BQ |
| 英文描述： | 12-Bit Digital-to-Analog Converter |
| 中文描述： | 12位數(shù)字到模擬轉(zhuǎn)換器 |
| 文件頁(yè)數(shù)： | 7/40頁(yè) |
| 文件大小： | 927K |
| 代理商： | AD662BQ |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)當(dāng)前第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)
REV. A
AD6624
–7–
SCLK
SDO
SDFE
t
DSDO
t
DSDFE
Q
1
Q
0
I
14
I
15
Figure 8. SDO, SDFE Switching Characteristics
CLK
DR
t
DDR
Figure 9. CLK, DR Switching Characteristics
SCLK
DR
t
DSDR
Figure 10. SCLK, DR Switching Characteristics
SCLK
SDFS
t
SSF
t
HSF
Figure 11. SDFS Timing Requirements (SBM = 0)
CLK
IN[13:0]
EXP[2:0]
IEN
t
SI
t
HI
Figure 12. Input Timing for A and B Channels
CLK
SYNCA
SYNCB
SYNCC
SYNCD
t
SS
t
HS
Figure 13. SYNC Timing Inputs
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD662JN | 12-Bit Digital-to-Analog Converter |
| AD662KN | 12-Bit Digital-to-Analog Converter |
| AD662SQ | 12-Bit Digital-to-Analog Converter |
| AD662TQ | 12-Bit Digital-to-Analog Converter |
| AD667JCHIPS | 12-Bit Digital-to-Analog Converter |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD662JN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:12-Bit Digital-to-Analog Converter |
| AD662KN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:12-Bit Digital-to-Analog Converter |
| AD662SQ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:12-Bit Digital-to-Analog Converter |
| AD662TQ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:12-Bit Digital-to-Analog Converter |
| AD6630 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Differential, Low Noise IF Gain Block with Output Clamping |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。